Garfield系列处理器的NAND控制器设计

摘要

近年来,便携式的消费类电子产品发展迅速,基于该类型平台的应用程序和多媒体资源也百花齐放。因此,对产品的存储器容量和存储器读写性能提出了更高的要求。NAND FLASH具有体积小、功耗低、速度快及抗震动等优异特性,使得采用NAND FLASH作为便携式产品的存储介质成为可能,而随着NANDFLASH容量的不断增大、成本的不断降低,目前已经被广泛应用于便携式产品的方案中。伴随着NANDFLASH芯片的发展,控制其正常工作的NAND FLASH控制器也必须跟上脚步。因此,在SOC芯片或ASIC芯片中集成NAND FLASH控制器已经成为一种趋势。
　　 本论文研究了在SOC芯片中集成NAND FLASH控制器的方案,并在完成控制器基本需求设计的基础上,进行了一些功能改进,以提高控制器的易操作性和性能。本论文的NAND FLASH控制器的设计与调试,以Garfield系列的SEP5020芯片系统框架为硬件支撑环境。本论文将NAND FLASH控制器的设计分成两大部分进行:控制部分和ECC部分。控制部分的设计中,主要实现了命令字透明的操作方式和简化的时序参数配置方式;ECC部分的设计中,采用了BCH作为编、解码算法,依靠对寄存器的不同配置,实现了16bit/KB、24bit/KB、30bit/KB三种纠错方式。在对本论文设计的NAND FLASH控制器进行功能改进的过程中,增加了单字节的读、写操作方式,以提高控制器的易操作性;增加了“伪DMA”的操作方式,以提高读、写性能;此外,还对NAND FLASH方式的系统启动方案进行了改进,增加了自动纠正错误的功能。
　　 本论文所设计的NAND FLASH控制器功能方面,在满足支持基本操作命令需求的基础上做到了普遍覆盖;性能方面,与后期测试时挑选的一款市场反响较好的NAND FLASH控制器相比,比较接近;时序控制上,只需配置三个时序参数,就能基本满足目前市场上NAND FLASH的读写时序要求;纠错能力上,能满足目前市场上大部分NAND FLASH芯片的纠错要求。本论文所设计的NAND FLASH控制器完成了既定的设计目标。