LDPC码信道编译码方法及其实现

摘要

低密度奇偶校验码(LowDensityParityCheckCodes，LDPCCodes)是allager博士在1962年提出，故又称Gallager码。故又称Gallager码。LDPC码是一种线性分组码，可以通过二分图或稀疏校验矩阵来定义。LDPC码具有接近于shannon限的优异性能，错误平层较低，同时译码复杂度可以接近线性译码，逐渐成为信道编码领域中的研究热点。但是LDPC码又不是普通的线性分组码，主要体现在其校验矩阵中。LDPC码的校验矩阵非常稀疏，这也是它呈现出较好性能的根本原因，其长码性能甚至优于Turbo码，已经被DVB-S2、CCSDS、802.16e等标准采用，在通信领域中越来越受到关注，很有希望在4G系统中被选为信道编码方案。
　　 本文首先对信道编码理论和LDPC码的发展历程进行了回顾并分析了LDPC码的研究现状，然后描述了LDPC码的定义和构造方法，主要讨论了两大类校验矩阵构造方法:随机化构造法和结构化构造。
　　 在此基础上，文中深入地研究了LDPC码的编译码原理，深入分析了几种主流编码算法，并详细推导了经典的译码算法。同时，根据理论分析结果选取下三角编码算法以及APP-Based译码算法进行实现。此外，考虑到LDPC码在未来的4G中将大展拳脚，本文结合了IEEE802.11n标准中关于LDPC码的定义，提出了实现EEE802.11n标准中的LDPC码编译码器的方案。
　　 在确定了编译码器的具体实现方案后，本文运用Verilog语言实现了下三角编码器、基于IEEE802.11n标准的编码器以及基于APP-Based算法的译码器。在下三角编码器的实现过程中，采用了基于N皇后算法的π旋转校验矩阵构造方法来降低复杂度，并提出了一种连续编码的实现方案。在基于IEEE802.11n标准的码长为648，码率为5/6的编码器实现过程中，改进了矩阵的存储方案和及矩阵相乘方案，极大地节省了资源、降低了复杂度。此外，由于采取APP-Based算法进行译码器实现，免去了信道的估计，在矩阵存储、变量消息处理以及校验消息处理方面都进行了简化，并提出了矩阵非零元素快速查找方法，从而在保证译码性能的同时，减少了译码器的资源占用，降低了复杂度。

目录

声明

摘要

第一章 绪论

1．1 信道编码理论的发展及现状

1．2 LDPC码技术的发展及现状

1．2．1 LDPC码的发展

1．2．2 LDPC码的研究现状

1．3 论文研究内容及安排

第二章 LDPC码的定义和构造方法

2．1 LDPC码的定义与表示

2．1．1 LDPC码的定义

2．1．2 LDPC码的表示方法

2．2 LDPC码的分类

2．2．1 规则码与非规则码

2．2．2 二元LDPC码与多元LDPC码

2．3 校验矩阵构造

2．3．1 随机化构造

2．3．2 结构化构造

2．3．3 半随机构造

第三章 LDPC码的编译码算法研究

3．1 LDPC码的编码算法

3．1．1 基于高斯消元的编码算法

3．1．2 RU编码算法

3．1．3 下三角编码算法

3．1．4 具有准循环结构的编码算法

3．2 LDPC码的译码算法

3．2．1 硬判决BF译码算法

3．2．2 软判决BP译码算法

3．2．3 APP-Based译码算法

3．3 IEEE802．11n中的LDPC码

第四章 LDPC码编码器的实现

4．1 FPGA开发流程

4．2 下三角编码器的设计与实现

4．2．1 基于N皇后算法的π旋转校验矩阵构造法

4．2．2 矩阵相乘模块设计

4．2．3 前向迭代模块设计

4．2．4 复接模块设计

4．2．5 结果分析

4．3 连续编码实现方法

4．4 IEEE802．11n标准的LDPC码编码器实现

4．4．1 矩阵信息存储方案

4．4．2 矩阵与向量相乘方案

4．4．3 编码器性能分析

第五章 LDPC码译码器的实现

5．1 译码器整体架构

5．2 输入／输出缓存模块

5．3 校验节点处理模块

5．3．1 校验节点处理单元及其结构

5．3．2 CNU的具体实现

5．4 变量节处理模块

5．4．1 变量节点处理单元及其结构

5．4．2 VNU的具体实现

5．5 仿真结果与性能分析

总结及展望

致谢

参考文献

作者简介