针对SEPO718DDR多端口存储控制器的调度算法的优化设计

摘要

随着片上系统(SystemonChip，SoC)的集成度越来越大，越来越多的外设被集成到同一片SoC上，这些外设往往通过DDR多端口存储控制器(DDRMulti-PortMemoryController，MPMC)共享外部存储器。MPMC的研究也得到了越来越多的关注，特别的，在多媒体SoC中，各种主机设备对存储器有不同的带宽和延迟需求，调度算法作为MPMC的重要组成部分，其性能的好坏对整个SoC系统有较大的影响。因此，对MPMC调度算法的研究具有重要的应用价值。
　　 论文以SEP0718的MPMC为基础，从该芯片在实际应用中的不足入手，就内存复制和MPMC调度算法这两方面对SEP0718的MPMC做了优化。针对内存复制，论文通过定制处理器对应的MPMC端口的写队列深度以及增加预缓冲逻辑，有效的提高了内存的复制效率;针对MPMC的调度算法，论文使用了改进的差额算法。通过差额计数器追踪各个主机端口的状态，该算法可以为各个主机端口分配带宽;同时，通过设置一个低延迟队列和一个普通队列，该算法满足了低延迟端口的需求，避免了原有算法可能导致的不公平现象以及低延迟端口得不到响应的问题。
　　 论文的最后给出了一系列的测试结果，使用预缓冲逻辑及定制写队列深度可以将内存复制效率提高41.7％。对于改进的差额算法，使用两个实际的场景测试得到:通过为各个主机设备分配适当的带宽，视频处理单元的解码速度可以提高15.3％;通过设置CPU为低延迟的主机设备，CPU的响应速度可以提高14.9％。

目录

声明

摘要

第一章 绪论

1．1 论文的背景及研究意义

1．2 多端口DDR控制器的研究现状

1．3 控制器的问题与优化

1．4 论文结构安捧

第二章 SEP0718 DDR控制器的结构

2．1 DDR2基本结构与原理

2．2 SEP0718简介

2．3 SEP0718 DDR控制器结构

2．4 存储器系统的带宽分析

2．5 本章小结

第三章 针对内存复制操作的控制器优化设计

3．1 CPU内存复制分析

3．2 针对内存复制的改进

3．3 结果分析

3．4 本章小结

第四章 针对控制器调度算法的优化设计

4．1 SEP0718 MPMC调度算法简介

4．2 优化的调度算法选择

4．3 优化的调度算法的实现

4．4 块仲裁策略

4．5 结果分析

4．6 本章小结

第五章 总结与展望

5．1 论文总结

5．2 研究方向的展望

致谢

参考文献