40Gb/s以太网物理编码子层设计

摘要

高清视频和高速数据业务的快速发展使得网络带宽的需求越来越高。国际标准化组织IEEE802.3ba所制定的40GE/100GE以太网这个新一代标准已于2010年6月17日正式获批。IEEE802.3ba标准包含了两种速率:40Gbps以太网和100Gbps以太网，前者主要面向数据中心的应用;后者更侧重在网络汇聚和骨干网。 本文对于IEEE802.3ba标准中的40Gbps物理编码子层(PCS)进行了深入研究，基于FPGA成功实现了40Gbps以太网PCS子层的功能。论文首先介绍了国内外的研究现状和以太网的结构，描述了以太网的物理层组成。然后重点阐述分析了PCS子层的功能和实现技术。采用自顶向下的设计方法，用Verilog硬件描述语言对PCS子层进行了模块化设计。主要完成了64B/66B编解码模块、并行加/去扰码模块、变速箱、通道对齐与重排等模块的设计。 用Modelsim软件完成了模块和系统功能的仿真，并给出了相应的仿真结果。利用XILINX公司FPGA编译工具ISE进行了设计综合、布局布线以及静态时序分析，并给出了RTL级逻辑综合结果。基于XILINX公司FPGA开发套件VC707优化高速串行收发器参数，实现了4×10Gbps PCS子层的串行自环回测试。测试结果表明，实现了40Gbps以太网PCS功能，逻辑功能正确。 论文还对设计的延时进行了分析归纳，指出了设计存在的问题和研究的进一步方向。

目录

声明

摘要

本论文专用术语的注释表

第1章 绪论

1．1 研究背景及意义

1．2 研究现状

1．3 本论文的主要内容与结构安排

第2章 40Gbps以太网物理层组成

2．1 40Gbps以太网目标

2．2 40Gbps以太网体系结构

2．3 40Gbps以太网RS子层

2．4 本章小结

第3章 40Gbps以太网PCS子层标准介绍

3．1 40GBASE-R PCS提供的服务

3．2 40G BASE-R PCS功能概述

3．2．1 功能划分

3．2．2 运行模式

3．2．3 传输顺序

3．3 功能模块的研究

3．3．1 64B／66B编解码

3．3．2 扰码

3．3．3 块分发

3．3．4 插入对齐字

3．3．5 块同步

3．3．6 通道去斜移

3．3．7 通道重排

3．3．8 对齐字删除

3．3．1 BER监测

3．4 本章小结

第4章 40Gbps以太网PCS子层设计

4．1 外部接口和延时限制

4．1．1 外部接口

4．1．2 延时限制

4．2 模块划分

4．3 发送链路模块设计

4．3．1 64B／66B编码模块

4．3．2 加扰模块

4．3．3 块分发模块

4．3．4 插入对齐字模块

4．3．1 变速箱模块

4．4 接收链路模块设计

4．4．1 变速箱模块

4．4．2 块同步模块

4．4．3 通道对齐、重排及对齐字删除模块

4．4．4 解分发模块

4．4．5 去扰码模块

4．4．6 64B／66B解码模块

4．5 设计延时

4．6 本章小结

第5章 设计的仿真

5．1 软件环境

5．2 软件仿真

5．2．1 系统仿真

5．2．2 模块功能仿真

5．3 设计综合

5．4 本章小结

第6章 设计的FPGA验证

6．1 硬件环境

6．2 验证方案

6．3 FPGA中高速收发器应用

6．3．1 GTX收发器结构

6．3．2 FPGA接口和时钟配置

6．3．3 GTX的复位及初始化

6．4 验证结果

6．5 本章小结

第7章 总结和展望

参考文献

致谢

攻读硕士学位期间已发表论文