应用于TD--LTE--Advanced系统的频率综合器中的小数分频器设计

摘要

本文面向TD-LTE-Advanced无线通讯系统，研究和设计了频率综合器中的小数分频器，并且对频率综合器进行了系统级的建模和混合信号仿真验证。 文章首先结合无线收发机的结构和指标要求，从线性化模型出发，给出了二型四阶电荷泵频率综合器的环路参数设计和噪声传递函数分析，对小数分频器中的噪声优化和设计折中做了说明。然后给出了应用于TD-LTE-A系统的频率综合器的结构。基于以上信息，确定了本设计中的小数分频器的指标。通过将电路类型归为模拟式和数字式两类基本结构，文章详细论述了基本分频器单元、双模分频器及可编程分频器的结构与分析方法。接着本文给出了所设计的小数分频器的顶层结构，然后展开阐述了各个子模块的结构与设计。所有子模块都有版图提参后的仿真结果作为验证，为了表明设计的可靠性，同时还给出了相关模块在各个工艺角和温度下的提参后的仿真结果。文章最后介绍了对频率综合器进行行为级建模的方法，给出了关键模块的Verilog-AMS代码，并成功对此款频率综合器进行了功能验证。 该小数分频器采用TSMC0.13μm Mixed/RF CMOS工艺设计，并完成了流片。版图提参后的仿真结果表明，在SS工艺角，80°温度下此小数分频器仍然能正常工作。小数分频器的分频比为32-127。在1.2V电源电压下，总功耗3.76mW，其中数字电路模块功耗1.6mW，模拟电路模块功耗2.16mV。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 研究现状

1．2．1 TD-LTE-Advanced研究状况与发展动态

1．2．2 频率综合器的研究现状

1．2．3 分频器的研究现状

1．3 研究内容与设计指标

1．4 论文组织结构

第二章 频率综合器体系结构与指标

2．1 无线收发系统体系结构

2．2 频率综合器体系结构

2．2．1 直接模拟频率合成器

2．2．2 直接数字频率合成器

2．2．3 锁相环频率综合器

2．3 频率综合器的指标

2．3．1 输出频率范围

2．3．2 频率分辨率

2．3．3 相位噪声

2．3．4 抖动

2．3．5 杂散

2．3．6 锁定时间

2．4 频率综合器的线性化模型

2．5 频率综合器的噪声分析

2．6 面向TD-LTE-Advanced系统的频率综合器结构

第三章 小数分频器结构与分析

3．1 模拟式分频器单元

3．1．1 注入锁定式分频器单元

3．1．2 再生式分频器单元

3．2 数字式分频器单元

3．2．1 动态逻辑分频器单元

3．2．2 静态逻辑分频器单元

3．3 双模分频器

3．3．1 模拟式双模分频器单元

3．3．2 数字式双模分频器单元

3．4 可编程分频器

3．4．1 整数可编程分频器

3．4．2 小数可编程分频器

第四章 应用于TD-LTE-Advanced系统的小数分频器设计

4．1 应用于TD-LTE-Advanced系统的小数分频器结构

4．2 高速预二分频器设计

4．2．1 结构设计

4．2．2 原理图仿真结果

4．2．3 版图设计

4．2．4 版图提参仿真结果

4．3 CML转TSPC电路设计

4．3．1 结构设计

4．3．2 版图提参仿真结果

4．4 2／3分频器级联的整数可编程分频器设计

4．4．1 结构设计

4．4．2 版图设计

4．4．3 版图提参仿真结果

4．5 SDM设计

4．5．1 结构设计

4．5．2 版图设计

4．5．3 版图提参仿真结果

4．6 应用于TD-LTE-Advanced系统的小数分频器版图设计

4．7 应用于TD-LTE-Advanced系统的小数分频器提参仿真结果

第五章 频率综合器系统级仿真

5．1 行为级建模

5．1．1 VCO行为级建模

5．1．2 PFD行为级建模

5．1．3 CP行为级建模

5．2 模拟与数字信号接口

5．2．1 自定义接口参数

5．3 系统级仿真结果与分析

第六章 总结与展望

6．1 论文总结

6．2 未来展望

致谢

参考文献

作者简介 (包括论文和成果清单)