Gzip中的DDR2 SDRAM控制器的设计

摘要

随着信息技术的发展，数据交换量日益增大，如果将这些数据直接存储，会占用大量的存储空间，数据压缩技术的出现解决了这一难题。存储器作为数据交换的一个重要组成部分，其性能好坏直接影响着Gzip(GNUzip)压缩卡的执行速率。DDR2 SDRAM(Double Data Rate two Synchronous Dynamic Random Access Memory)作为目前主要的高速存储设备，有着价格低廉、容量大且速度快的优点。但是，DDR2 SDRAM复杂的操作时序，繁多的参数也成为限制其发展的主要因素。DDR2内存控制器的出现解决了如何有效、稳定、快速地对DDR2 SDRAM进行访问这一难题。
　　本论文重点研究适用于Gzip压缩卡系统的DDR2内存控制器。论文首先深入研究DDR2芯片的内部结构、外部引脚和读写原理。在此基础上，通过分析DDR2 SDRAM规范JESD79-2F，提出一种适用于Gzip压缩卡系统的DDR2 SDRAM控制器的总体架构，并完成功能模块的划分。本论文采用固定读写流水周期和刷新周期的方法来简化DDR2 SDRAM的操作命令，提高DDR2 SDRAM控制器的带宽。然后采用Verilog语言完成各子模块的RTL(Register Transfer Level)级设计，并且对DDR2SDRAM控制器的主要功能进行仿真验证。最后通过Xilinx的ML505完成了FPGA验证。FPGA验证结果表明，所设计的DDR2内存控制器频率可以达到269MHz，且外接64bit的DDR2内存芯片时，总带宽最大能达到16.5Gbps。将该控制器应用于Gzip压缩卡中实际带宽最大可以达到3.303Gbps。
　　本论文设计的适用于Gzip压缩卡中的DDR2 SDRAM控制器，符合JESD79-2F标准规范，可以有效地提高DDR2内存控制器的读写效率。Gzip压缩卡中的DDR2 SDRAM控制器不仅能准确的对DDR2 SDRAM发起访问，而且对于研究和设计高性能的内存控制器具有重要的工程实用价值。

目录

声明

摘要

第一章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．2．1 SDRAM的发展研究

1．2．2 DDR2 SDRAM控制器的发展研究

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织

第二章 DDR2 SDRAM内存分析

2．1 DDR2 SDRAM的结构及原理

2．1．1 DDR2 SDRAM的内部结构

2．1．2 DDR2 SDRAM的外部管脚

2．1．3 DDR2 SDRAM的读写原理

2．2 上电和初始化

2．2．1 初始化过程

2．2．2 模式寄存器

2．3 DDR2 SDRAM的基本操作

2．3．1．刷新操作

2．3．2 预充电操作

2．3．3 激活操作

2．3．4 写操作

2．3．5 读操作

2．3．6 空操作

2．4 本章小结

第三章 DDR2 SDRAM控制器的系统设计

3．1 Gzip压缩卡系统结构

3．2 DDR2控制器的总体设计

3．2．1 模块划分

3．2．2 模块之间的关系

3．3 DDR2C功能设计

3．3．1 初始化功能

3．3．2 读写功能

3．3．3 刷新功能

3．4 本章小结

第四章 DDR2 SDRAM控制器的FPGA设计

4．1 时钟产生模块设计

4．2 控制器模块设计

4．2．1 初始化模块设计

4．2．2 读写模块设计

4．3 数据通道模块设计

4．3．1 写通道模块

4．3．2 读通道模块

4．4 I／O接口模块设计

4．5 本章小结

第五章 DDR2 SDRAM控制器的验证和结果分析

5．1 验证流程

5．2 仿真验证

5．2．1 仿真环境的搭建

5．2．2 仿真验证结果及分析

5．3 FPGA验证

5．4 性能分析

5．4．1 理论带宽

5．4．2 实际带宽

5．4．3 制约带宽的因素

5．5 验证结果与设计指标的对比

5．6 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文