RSA和AES混合加密算法的电路设计

摘要

随着互联网技术的发展，数据信息的传播方式日趋复杂，信息安全问题也随着信息技术的发展而增多。因此，信息加密技术在信息安全的防护中扮演的角色越来越突出。在现代密码学中，高级加密标准(Advanced Encryption Standard, AES)作为对称加密算法具有处理速度快的优点，而RSA(Rivest Shamir Adleman)加密算法作为非对称加密算法具有密钥管理方便的优势。本文研究了一种基于两者的混合加密算法的实现方法，并完成了该混合算法的硬件电路设计。
　　本文研究的混合加密算法兼具AES和RSA加密算法的双重优势:加密速度快和密钥管理方便。混合加密算法硬件结构主要包括:AES算法电路、RSA算法电路以及编解码电路。其中，本文的AES算法电路可以支持128比特、192比特和256比特三种不同长度的密钥，采用基于流水线结构的电路对数据完成加密，提高了数据的加解密速度;RSA算法的硬件电路采用循环运算的结构完成，减小了硬件电路的面积;编解码电路完成的功能是将AES密钥转换为1024比特。另外，编解码电路中还包括了时钟电路，因为AES与RSA加密算法的硬件电路使用不同的时钟，所以本文使用时钟电路完成了对时钟的分频和选择功能，使得RSA的硬件电路时钟频率比AES低4或16倍。
　　本文完成了RSA和AES混合加密算法的硬件电路设计，并采用基于UVM(Universal VerificationMethodology)的验证平台完成了模块级和系统级的功能验证。本设计使用Xilinx公司Virex-6系列的xc6vlx240t芯片完成了FPGA(Field Programmable Gate Array)验证，通过Synopsys DC(Design Compiler)进行综合与时序验证。仿真和验证结果表明，本设计完成了预期的设计要求，128比特、192比特和256比特三种长度密钥均可完成对明文数据的加解密，数据加密电路的工作频率可达到500MHz。

目录

声明

摘要

第一章 绪论

1．1 背景与意义

1．2 国内外研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织

第二章 AES和RSA及其混合算法

2．1 AES算法

2．1．1 轮密钥加

2．1．2 字节替换

2．1．3 行移位

2．1．4 列混淆

2．1．5 密钥扩展

2．1．6 数学基础

2．2 RSA算法

2．2．1 公钥密码系统

2．2．2 RSA算法基础数论

2．2．3 RSA算法流程

2．3 混合加密算法

2．3．1 制约竞争码

2．3．2 混合加密方式

2．4 本章小结

第三章 AES和RSA算法分析及优化

3．1 AES算法分析

3．1．1 轮密钥加及行移位分析

3．1．2 列混淆模块优化

3．1．3 密钥扩展方式分析

3．2 RSA算法分析

3．2．1 模乘运算的分析及优化

3．2．2 模幂运算分析

3．3 混合算法分析

3．3．1 混合算法架构

3．3．2 混合算法的安全性分析

3．4 本章小结

第四章 混合加解密算法硬件架构及RTL设计

4．1 混合算法硬件设计

4．1．1 混合电路整体结构

4．1．2 AES硬件电路结构

4．1．3 RSA硬件电路结构

4．1．4 编解码电路的分析与设计

4．1．5 时钟电路的分析与设计

4．2 RTL设计

4．2．1 输入输出信号分析

4．2．2 RTL文件结构

4．3 本章小结

第五章 验证及结果分析

5．1 通用验证方法学概述

5．2 基于UVM验证平台的功能验证

5．2．1 验证平台功能分析

5．2．2 系统级随机测试

5．2．3 AES加解密算法的功能验证

5．2．4 RSA加解密算法的功能验证

5．2．5 编解码电路的功能验证

5．3 覆盖率分析

5．4 FPGA验证与结果分析

5．5 Design Compiler逻辑综合与时序验证

5．6 性能对比分析

5．7 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间的成果