具有JTAG调试功能的MiniSys-1A处理器的设计与实现

摘要

当前，SoC设计领域的竞争日趋激烈。开发自主的处理器核、核心IP以及总线架构，将使我国的SoC发展更具竞争力。国内不少研究所和高校都在研制开发自主的SoC，东南大学也不例外。经过多年的努力，东南大学计算机学院开发出了一种嵌入式SoC系统——MiniSys。它采用了MIPS32位指令集中的31条指令，包含一个以32位RISC型流水处理器、七种简单的接口以及相关的系统软件。
　　本文针对MiniSys的三个关键问题展开，设计并实现了MiniSys-1A系统，重点研究了基于JTAG的调试系统。
　　首先，本文制订了MiniSys-1A指令集，设计并实现了基于该指令集的MiniSys-1A CPU。该CPU包含多周期专用乘除法运算模块，弥补了其处理乘除运算方面的缺失。
　　其次，本文设计并实现了一个专用的SDRAM控制器。它能够完成对SDRAM的初始化、读、写、刷新、预充的操作，实现了对SDRAM的控制，扩大了存储器存储空间。
　　最后，本文设计并实现了基于JTAG的调试系统。该调试系统与MiniSys-1ACPU、MiniSys-1A BUS相结合，可以读写MiniSys-1A CPU内部寄存器，可以读写MiniSys-1A存储器。
　　整个系统使用Quartus9.1开发，乘除法运算单元和调试系统通过了仿真测试，SDRAM控制器模块通过了下载测试。测试结果表明上述功能符合预期。

目录

声明

摘要

图目录

表目录

第一章 绪论

1．1 研究背景及意义

1．2 MiniSys概述及MiniSys-1A需解决的问题

1．3 研究内容和主要工作

1．4 本文的组织结构

第二章 MiniSys-1A系统综述

2．1 MiniSys-1A指令集概述

2．1．1 MIPS指令集简介

2．1．2 MiniSys指令集简介

2．1．3 MiniSys-1A指令集简介

2．2 主流片上调试系统介绍

2．2．1 MIPS的片上调试系统EJTAG

2．2．2 ARM的片上调试系统

2．2．3 EJTAG与ARM7TDMI调试系统的对比

2．3 MiniSys-1A系统整体概述

2．3 本章小结

第三章 MiniSys-1A CPU的设计与实现

3．1 MiniSys-1A CPU整体架构

3．2 MiniSys-1A CPU乘法模块和除法模块

3．2．1 MiniSys-1A CPU乘法模块

3．2．2 MiniSys-1A CPU除法模块

3．2．3 加入乘除法模块后相关性的解决办法

3．3 本章小结

第四章 MiniSys-1A系统SDRAM控制模块的设计与实现

4．1 SDRAM工作原理

4．1．1 SDRAM概述

4．1．2 SDRAM基本的内部操作

4．2 MiniSys-1A系统SDRAM控制模块整体架构

4．3 MiniSys-1A系统SDRAM控制模块的设计与实现

4．3．1 SDRAM状态控制模块的设计与实现

4．3．2 SDRAM命令模块的设计与实现

4．3．3 SDRAM数据读写模块的设计与实现

4．4 本章小结

第五章 MiniSys-1A系统调试模块的设计与实现

5．1 JTAG原理

5．1．1 JTAG边界扫描单元和扫描链

5．1．2 JTAG调试逻辑

5．1．3 TAP控制器状态机

5．2 MiniSys-1A系统调试模块整体架构

5．3 MiniSys-1A系统调试模块的设计与实现

5．3．1 TAP模块的设计与实现

5．3．2 MDI模块的设计与实现

5．4 本章小结

第六章 系统正确性测试及分析

6．1 测试方法简介

6．2 MiniSys-1A CPU的正确性测试

6．3 MiniSys-1A SDRAM控制器的正确性测试

6．4 MiniSys-1A调试模块的正确性测试

6．5 本章小结

第七章 总结与展望

7．1 本文主要工作

7．2 未来研究方向

参考文献

致谢

攻读学位期间发表的论文