应用在RapidIO接收器的信号检测器设计

摘要

RapidIO是处理器之间实现互连的最佳选择之一，随着RapidIO技术在无线基站、高性能云计算、成像、视频监控、视频和音频设施、军事、工业控制、测试测量等领域的广泛应用，RapidIO收发器芯片的研制也逐渐成为国内的研究热点，信号检测器作为接收器的一个重要模块，对其研究设计具有重要应用价值。
　　本文采用SMIC0.13μm CMOS工艺设计了一款应用于RapidIO接收器的信号检测器。工作电压为1.2V，输入信号速率为1.25Gbps、2.5Gbps、3.125Gbps。该信号检测器包含峰值比较器、时钟发生器、时钟处理器、缓冲器和偏置电路等模块。时钟发生器产生时钟，经时钟处理器二分频并进行两相非交叠变换后产生时钟控制信号和使能信号，用来控制峰值比较器对输入信号进行比较，在使能信号有效时将比较结果整形后输出。缓冲器可以滤除毛刺和尖峰，提高电路的抗干扰能力。论文给出了该信号检测器的电路设计、前仿真、版图设计和后仿真。所设计的信号检测器的版图面积为30×150μm2，后仿真结果表明，在典型工艺角、25℃仿真环境下，对三种不同速率的输入信号，检测误差均小于7.5mV，工作电流均低于0.9mA，满足设计指标要求。
　　本论文设计的信号检测器可以应用在RapidIO接收器中，实现对接收器输入信号实时检测的功能，通过适当调整也可以应用于其他类型的接口电路中。

目录

声明

摘要

第1章 绪论

1．1 课题研究背景与意义

1．1．1 课题来源

1．1．2 课题背景

1．1．3 课题目标与意义

1．2 论文研究内容与设计指标

1．2．1 主要研究内容

1．2．2 设计指标

1．3 论文组织结构

第2章 信号检测器设计基础

2．1 常用的信号检测器

2．1．1 一种应用于高速CML接口电路中的信号检测器

2．1．2 一种应用于高速VML收发器中的信号检测器

2．1．3 由RS485构成的信号检测器

2．2 比较器的性能参数和常见结构

2．2．1 比较器的性能参数

2．2．2 两级开环比较器

2．2．3 内部正反馈迟滞比较器

2．2．4 外部正反馈迟滞比较器

2．2．5 开关电容比较器

2．2．6 比较器总结

2．3 宽带放大器设计

2．3．1 并联峰化技术

2．3．2 电容中和技术

2．3．3 有源负反馈技术

2．3．4 多级放大器级联

2．4 本章小结

第3章 信号检测器电路设计及前仿真

3．1 电路整体结构设计

3．2 峰值比较器的电路设计与前仿真

3．2．1 峰值比较器的电路设计

3．2．2 峰值比较器的前仿真

3．3 时钟发生器电路设计

3．4 时钟处理器电路设计

3．4．1 二分频电路

3．4．2 非交叠时钟电路

3．4．3 上升沿延迟电路

3．5 偏置电路设计

3．6 缓冲电路设计

3．7 信号检测整体电路前仿真

3．7．1 检测误差仿真

3．7．2 功耗仿真

3．7．3 前仿真结果与设计指标的比较

3．8 本章小结

第4章 版图设计及后仿真

4．1 版图基础简介

4．2 版图匹配设计

4．2．1 Dummy匹配

4．2．2 多指交叉法

4．2．3 对称法

4．2．4 金属连线匹配

4．3 版图设计常见问题

4．3．1 寄生效应

4．3．2 天线效应

4．3．3 闩锁效应(Latch up)

4．3．4 噪声

4．4 信号检测器版图设计

4．5 信号检测电路后仿真

4．5．1 检测误差仿真

4．5．2 功耗仿真

4．6 本章小结

第5章 总结与展望

5．1 工作总结

5．2 工作展望

致谢

参考文献

攻读硕士学位期间发表的论文