码率可调的FSK/GFSK数字电路设计

摘要

如今无线传感器网络的应用越来越广泛，在不同应用环境中所需要的数据传输速率不同，如实时语音传输等应用环境需要较高的数据传输速率，而温度、湿度等信息交互需要的数据传输速率较低，所以研究码率可调的数字基带电路具有重要意义。
　　论文从多码率无线通信芯片的功能出发，设计多码率数字基带电路，数字基带电路主要包括时钟产生电路、白化、CRC电路、高斯滤波电路、数字下变频、抽取滤波、鉴相解调电路、频偏补偿电路和同步电路等模块，并完成数字基带电路的仿真、RTL设计和测试。时钟产生电路包括小数分频器、两个整数分频器，小数分频器根据码率控制字对系统时钟进行分频，采用基于加法器溢出的电路结构实现，分频器电路为基带系统各模块提供时钟信号。数字接收链路接收到的数据为Sigma-Delta ADC调制器输出的串行中频信号，首先进行数字下变频，再进行抽取滤波处理，数字下变频电路采用Weaver结构，与并行数字下变频电路相比，串行数字下变频可节约电路资源，将ADC的抽取滤波电路在数字基带电路中实现，既可实现模数转换器的功能，又可实现抽取滤波，降低解调电路的数据处理速率。频偏补偿电路中，当前数据减去延时一个码元周期的数据并取模，模值与计算所得阈值进行比较，若大于阈值，则求得直流分量并进行频偏补偿。解调电路采用直接鉴相解调，位同步采用积分型位同步电路，高斯滤波电路的实现采用查找表结构。
　　设计FPGA验证平台，对数字基带电路系统进行功能验证，验证结果表明数字基带电路系统功能正确。基于中芯国际公司SMIC0.18μm工艺流片，数字基带电路面积为0.60mm2，测试结果表明，芯片支持FSK和GFSK，数据传输速率可设置为1kbps～500kbps，设置步进为0.05bit，在高斯白噪声信道中信噪比为13.0dB时，解调误码率均低于0.1％，性能指标达到设计要求。

目录

声明

摘要

第一章 绪论

1．1 课题背景

1．2 国内外研究现状

1．3 论文的研究目标和主要内容

第二章 数字基带电路系统概述

2．1 FSK／GFSK调制技术

2．1．1 FSK调制原理

2．1．2 GFSK调制原理

2．2 调制实现方案

2．2．1 直接数字频率合成

2．2．2 基于锁相环直接调制

2．3 常见接收机结构

2．3．1 超外差接收机结构

2．3．2 零中频接收机结构

2．3．3 数字中频接收机结构

2．4 FSK／GFSK解调技术

2．5 本章小结

第三章 码率可调数字基带系统设计

3．1 数字基带系统结构及帧格式

3．2 无线发射机数字基带电路

3．2．1 数据白化

3．2．2 CRC校验

3．2．3 高斯滤波器

3．2．4 调制频偏控制

3．2．5 发射机数字基带电路的MATLAB仿真

3．3 数字基带解调预处理电路

3．3．1 解调预处理电路基本结构

3．3．2 改进的解调预处理电路结构

3．3．3 解调预处理电路的MATLAB仿真分析

3．4 数字基带鉴相解调电路

3．4．1 应用于鉴相解调电路的CORDIC算法分析

3．4．2 基于CORDIC算法求相位步骤

3．4．3 改进的频偏补偿电路结构

3．5 同步技术

3．6 解调误码率性能仿真分析

3．7 本章小结

第四章 码率可调数字基带电路设计与Modelsim仿真

4．1 分频器电路设计

4．2 发射机数字基带电路设计

4．2．1 CRC电路设计

4．2．2 数据白化电路设计

4．2．3 高斯滤波器电路设计

4．2．4 调制频偏控制电路设计

4．3 接收机数字基带电路设计

4．3．1 NCO电路设计

4．3．2 抽取滤波器电路设计

4．3．3 鉴相解调电路设计

4．3．4 频偏补偿电路设计

4．3．5 同步电路设计

4．4 收发机数字基带电路的Modelsim仿真

4．4．1 发射机数字基带电路的Modelsim仿真

4．4．2 接收机数字基带电路的Modelsim仿真

4．5 本章小结

第五章 码率可调数字基带电路的FPGA验证与芯片测试

5．1 码率可调数字基带电路的FPGA验证

5．1．1 数字基带电路的FPGA验证平台设计

5．1．2 数字基带电路的综合结果分析

5．1．3 码率可调数字基带电路的FPGA功能验证

5．2 码率可调数字基带电路的ASIC实现及测试

5．2．1 码率可调数字基带电路的ASIC实现

5．2．2 码率可调数字基带电路的芯片测试

5．2．3 数字基带电路的芯片测试结果与分析

5．3 本章小结

第六章 总结和展望

6．1 总结

6．2 展望

致谢

参考文献

作者简介