低电压电路最低能量优化方法的研究

摘要

能量消耗的瓶颈对于许多消费电子应用而言是至关重要的。随着芯片工作电压的不断降低，单个周期内的动态能量消耗呈平方关系下降，而与此同时漏电能量的消耗却呈现指数性增加。为了确定使电路在单个周期内的平均能量消耗最低时的工作电压，本文重点研究了低电压电路的最低能量优化方法。
　　为了实现电路的最低能量设计，本文首先对数字CMOS电路的能量消耗进行建模。在这个过程中，本文在诸多学者的研究基础上通过最小平方拟合的方法提取了SMIC40nm LVT工艺下的近阈值导通电流模型、单元延时模型的工艺相关参数。此外，基于BSIM4模型，通过合理的假设和近似，建立了一个新的随工作电压变化的电容模型。随后，将以上模型进行整合得到电路的能量模型。
　　其次，探讨了一种新的最低能量设计流程。流程实现主要分为三个部分:(1)构建单元尺寸特征库;(2)结合电路的翻转信息和单元尺寸特征库，计算出整个电路的“尺寸”;(3)将电路的“尺寸”代入到电路的能量模型，计算出能量的消耗。其中，单元尺寸特征库分为:栅电容尺寸特征库、扩散电容尺寸特征库和等效宽尺寸特征库。
　　最后，对ARM Cortex M3电路的3种特定运行模式进行了最低能量设计，这3种模式分别为Dhrystone程序在硬件上运行时间∶休眠时间=9∶1/5∶5/1∶9。电路在这3种运行模式下的能量消耗最低时的工作电压的预测值分别为0.40V、0.47V和0.58V，对应的能量消耗为2.95p J/cycle、1.88p J/cycle和0.46pJ/cycle。随后，基于Siliconsmart软件，建立了SMIC40nm LVT工艺在TT工艺角下的0.40V、0.47V和0.58V的标准单元库。最终，基于新的低电压标准单元库，采用标准的ASIC设计流程对ARM Cortex M3电路进行静态时序分析和功耗分析，获得电路在3种模式下的能量消耗分别为3.22p J/cycle、1.98p J/cycle和0.51pJ/cycle，预测结果与仿真结果的偏差分别为8.38％、5.05％和9.80％。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．2 国内外研究现状

1．3 设计思路、主要内容和设计指标

1．4 论文的结构安排

第二章 数字CMOS电路最低能量设计理论研究

2．1 功耗和能量

2．2 CMOS集成电路的功耗组成

2．2．1 CMOS反相器的动态功耗

2．2．2 CMOS反相器的静态功耗

2．3 近阈值电流模型的建立和验证

2．4 近阂值延时模型的建立和验证

2．5 电路最低能量模型的建立

2．6 电容模型的建立和验证

2．6．1 输入电容模型的建立和验证

2．6．2 输出电容模型的建立和验证

2．7 本章小结

第三章 最低能量设计方法的实现与验证

3．1 最低能量设计方法的实现

3．1．1 最低能量设计方法的实现框架

3．1．2 关键路径的提取

3．1．3 电路翻转信息的提取

3．1．4 电路等效宽尺寸的提取

3．1．5 电路等效电容的提取

3．2 最低能量设计方法的验证

3．2．1 基于电路仿真的最低能量设计实现框架

3．2．2 最低能量设计方法的验证

3．3 本章小结

第四章 ARM Cortex M3的最低能量设计

4．1 最低能量工作电压预测

4．2 标准单元库建立

4．2．1 标准单元建库流程

4．2．2 时序的准确性

4．2．3 单元库时序准确性验证

4．3 能量分析和验证

4．3．1 能量分析流程

4．3．2 能量的仿真验证

4．3．3 误差分析

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

致谢

参考文献

作者简介