首页> 中文学位 >网络处理器中的流量整形电路模块设计
【6h】

网络处理器中的流量整形电路模块设计

代理获取

目录

声明

摘要

第一章 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 研究内容与设计指标

1.3.2 设计指标

1.4 论文结构组织

第二章 流量整形相关技术分析对比

2.1 流量分类方法

2.1.3 基于主机行为的流量分类

2.1.5 流量分类方法分析

2.2 流量限速算法

2.2.1 漏桶算法

2.2.2 令牌桶算法

2.2.3 令牌桶算法拓展

2.2.4 限速算法分析

2.3 队列仲裁算法

2.3.1 轮询队列仲裁算法

2.3.3 彩票队列仲裁算法

2.3.4 队列仲裁算法分析

2.4 本章小结

第三章 流量整形方案设计

3.1 网络处理器中的流量整形方案

3.2 流量整形子模块方案设计

3.2.1 流量分类模块方案设计

3.2.2 流量限速模块方案设计

3.2.3 队列仲裁模块方案设计

3.2.4 共享令牌分配模块方案设计

3.2.5 配置模块方案设计

3.3 本章小结

第四章 流量整形硬件设计

4.1 流量整形顶层接口定义

4.2 流量分类模块硬件设计

4.2.1 FIFO容量统计模块硬件设计

4.3 流量限速模块硬件设计

4.3.1 时钟粒度模块硬件设计

4.3.2 令牌管理模块硬件设计

4.3.3 色彩标记模块硬件设计

4.3.4 整形、bypass通道模块硬件设计

4.4 队列仲裁模块硬件设计

4.4.1 仲裁申请模块硬件设计

4.4.2 基于权重和优先级的仲裁模块硬件设计

4.5 共享令牌分配模块硬件设计

4.6 用户配置模块硬件设计

4.7 本章小结

第五章 仿真验证及结果分析

5.1 功能仿真验证

5.1.2 仿真验证平台

5.1.3 模块级仿真与验证

5.1.4 系统级仿真与验证

5.2 FPGA验证

5.2.2 FPGA板级验证

5.3 DC逻辑综合

5.3.2 设计环境和设计约束

5.3.3 综合报告

5.4 结果分析

5.4.1 吞吐率分析

5.4.2 带宽利用率

5.4.3 峰值突发时间与桶深

5.4.4 限速误差率

5.5 本章小结

6.1 总结

6.2 展望

参考文献

致谢

攻读硕士学位期间取得的研究成果

展开▼

摘要

随着网络业务和数据流量的迅速增长,网络中的低速链路无法应对高速数据流的突发,造成网络传输性能下降,最终导致网络的拥塞。网络处理器中的流量整形技术通过限制流量突发,提高网络服务质量(Qualy of Service,QoS),以减缓网络拥塞。传统的多令牌桶结构流量整形方案无法共享剩余带宽,导致带宽利用率不高。在参与国家核高基项目“XXX网络处理器”项目研究下,本文提出—种用户可配置的流量整形方案,通过共享剩余带宽,提高带宽利用率。
  本文首先对比分析了网络处理器中流量整形相关技术,主要包括流量分类方法、流量限速算法和队列仲裁算法;其次对传统的流量整形方案以及队列仲裁算法提出改进,并完成流量整形子模块方案设计;通过硬件描述语言(Hardware Description Language,HDL)设计了流量整形电路,包括流量分类模块、流量限速模块、队列仲裁模块、共享令牌分配模块和用户配置模块。最后,对本文设计进行寄存器传输级(Register Transfer Level,RTL)电路功能仿真验证、完成现场可编程门阵列(Field Programmable Gate Array,FPGA)验证和逻辑综合。
  本文提出一种可配置的共享带宽流量整形方案,该方案通过收集剩余带宽并共享给需要带宽的突发业务,提高了网络资源利用率。实验表明,本设计能够在千兆带宽环境下限制突发业务流量速度,并且在该环境下平均整形误差不超过0.19%;SMIC65nm工艺库下综合时钟频率达到300MHz;在突发流量总带宽大于150Mbps且部分业务有50Mbps剩余带宽情况下,带宽利用率比传统多令牌桶提高48.2%,达到本文预期的功能指标和性能指标。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号