基于FPGA的G.729语音编码算法的实现与验证

摘要

随着多媒体技术的发展，人们对语音编码提出了更高的性能要求。G.729语音编码算法能够在保证很高的语音质量的同时，以低延时，低码率进行语音压缩。但是目前DSP硬件实现G.729存在一定的性能极限，已经不能满足最新工程的需求。基于FPGA/ASIC实现G.729编码算法显得尤为迫切。
　　论文首先详细分析了G.729语音编码算法的基本原理。然后，用软件仿真了G.729算法的实际性能，验证了编码算法。为后续硬件的实现以及验证，提供了理论基础和数据参考。
　　论文基于Vivado HLS高层次综合工具设计了G.729编码器IP核。调整C代码后移植到HLS平台，经过综合、联合仿真、IP核封装等步骤，最终生成了G.729编码算法IP核，可在Vivado平台下后续硬件开发中使用。为了驱动IP核工作，利用Verilog语言设计了IP核外围电路，并与IP核构成G.729编码验证系统。
　　为了进一步缩短算法延时，降低硬件资源占用，利用Verilog语言设计了G.729编码算法中线性预测部分。采用自顶向下的设计方法，对线性预测系统按功能划分模块，设计完成了预处理滤波器模块、加窗模块、自相关模块、林文孙—杜宾算法模块。在Vivado平台下完成了各模块以及系统的仿真，并给出相应的仿真结果。
　　论文对上述两个系统分别进行了设计综合、布局布线，给出了综合报告，在Xilinx公司的KC705开发板上进行了硬件验证，使用在线逻辑分析仪抓取信号，硬件结果与软件仿真结果一致，表明硬件功能设计正确。
　　最后，论文指出了设计中的不足之处以及今后进一步研究的方向。

目录

声明

摘要

第一章 绪论

1．1 研究背景与意义

1．1．1 语音压缩的依据

1．1．2 语音压缩编码技术概述

1．1．3 语音压缩编码算法选择

1．1．4 选题意义

1．2 国内外研究现状

1．3 论文主要内容和结构安排

第二章 G．729编码算法

2．1 G．729概述

2．1．1 编码器原理框图

2．2 G．729编码算法分析

2．2．1 预处理

2．2．2 线性预测分析和量化

2．2．3 被知加权

2．2．4 开环基音分析

2．2．5 脉冲响应的计算

2．2．6 目标信号的计算

2．2．7 自适应码本搜索

2．2．8 固定码本的结构和搜索

2．2．9 量化增益

2．2．10 存储器的更新

2．3 G．729的C语言程序

2．4 本章小结

第三章 G．729编码协议的高层次综合设计

3．1 HLS简介

3．1．1 HLS的定义

3．1．2 HLS的优势

3．1．3 Vivado HLS硬件设计流程

3．1．4 C语言对综合的支持

3．2 基于HLS的G．729编码算法IP核生成

3．2．1 硬件平台

3．2．2 Visual Studio平台下的C程序仿真

3．2．3 C代码在HLS平台的移植

3．2．4 编写TestBench文件

3．2．5 HLS平台下C仿真结果

3．2．6 综合

3．2．7 C／RTL联合仿真

3．2．8 IP封装

3．3 HLS的优化指令

3．3．1 流水线

3．3．2 预处理滤波器优化前后对比

3．4 G．729编码验证系统

3．5 本章小结

第四章 基于Verilog的LP分析算法的设计与实现

4．1 系统总体设计

4．2 sys_front模块

4．2．1 clk_gen时钟生成模块

4．2．2 语音数据缓存RAM

4．2．3 filter预处理滤波器模块

4．2．4 sys_win加窗模块

4．3 sys_acorr_lev模块

4．3．1 acorr自相关模块

4．3．2 lev林文孙—牡宾算法模块

4．4 本章小结

第五章 编码算法的仿真与验证

5．1 软硬件环境

5．2 子模块仿真结果

5．2．1 滤波器模块

5．2．2 加窗模块

5．2．3 自相关模块

5．2．4 林文孙一杜宾算法模块

5．3 LP分析系统整体仿真

5．3．1 功能仿真

5．4 设计综合

5．5 FPGA验证

5．5．1 LP分析系统

5．5．2 G．7 29编码验证系统

5．6 本章小结

第六章 总结与展望

致谢

参考文献

攻读硕士学位期间已发表论文