基于NoC的多核处理器架构设计

摘要

如今单纯通过提高主频来提升单核CPU芯片性能的难度急剧增加，这种状况催生了多核架构。虽然多核很大程度上解决了单核所面临的困扰，但随着核的数目增多，其依赖于总线方式的通信架构也带来了新的瓶颈。NoC（片上网络）技术正是在这个背景下提出的，它借鉴计算机互联网的特点，为多核 CPU系统提供了可以取代总线的全新通信架构，从根本上解决其延时、能耗与扩展性问题。
　　本文首先通过对NoC各项关键技术的研究与比较，为NoC多核架构选择了合适的拓扑结构，并对系统的交换网络和资源节点各模块结构以及通信协议模型进行了设计；其次，在经典XY路由算法的基础上改进出一种具备拥塞应对机制和容错能力的路由算法并验证了改进效果；最终在 Altera FPGA硬件平台上搭建了一个基于2D-Mesh拓扑结构的4×4 NoC同构多核处理器系统（16个资源节点均为结构相同的NiosⅡ单核SOPC）并完成了系统的性能测试实验。
　　实验结果表明：该16核NoC系统满足实现节点间数据传输与处理的要求，包含3个52bits微片的数据包在片上的传输速率可达214.4kPackets/s。

目录

声明

第一章 绪论

1.1 研究背景及意义

1.2 国内外相关领域研究现状

1.3 论文内容安排

第二章 片上网络相关理论

2.1 片上网络基本概念

2.2 片上网络主要关键技术

2.3 流控制技术

2.4 本章小结

第三章 NoC多核系统体系架构设计

3.1 NoC多核处理器系统平台架构概述

3.2 NoC拓扑结构交换节点设计

3.3 NoC拓扑结构资源节点设计

3.4 片上网络的通信协议

3.5 本章总结

第四章 NoC多核架构的路由算法设计

4.1 算法设计原理与思路

4.2 可感知与控制拥塞的偏转容错路由算法实现描述

4.3 算法仿真及结果分析

4.4 本章总结

第五章 基于NoC的多核处理器系统硬件实现

5.1 开发环境

5.2 NoC交换网络搭建

5.3 资源节点的设计与实现

5.4 资源节点与NoC交换网络的挂接

5.5 系统测试及结果分析

5.6 本章总结

第六章 总结与展望

6.1 论文总结

6.2 工作展望

参考文献

致谢