文摘
英文文摘
声明
第一章绪论
1.1课题的设计背景
1.2课题的设计目标
1.3课题的研究手段和方法
1.3.1 VHDL语言简介
1.3.2 IP核及其设计流程
1.3.3 FPGA简介
1.3.4 RISC体系结构简介
1.4论文的结构安排
第二章微控制器的总体设计
2.1微控制器的功能规格
2.1.1微控制器的基本功能
2.1.2微控制器的新功能
2.2微控制器系统结构
2.2.1传统MSC-51的系统结构
2.2.2微控制器系统结构
2.3微控制器指令格式设计
2.4微控制器流水线设计
2.4.1三级流水线设计
2.4.2微控制器流水线相关及解决办法
2.4.3微控制器相关检测
2.4.4流水线结构改进
2.5微控制器堆栈设计
2.6全同步设计
第三章微控制器内核模块的设计
3.1 pipeline_fd(取指级流水线)模块设计
3.2 pipeline_ex(执行级流水线)模块的设计
3.3 pipeline_wb(回写级流水线)模块的设计
3.4 ALU(算术逻辑单元)的设计
3.5 tim_count(计时/计数器模块)的设计
3.6 uart(通用串行接口模块)的设计
3.7 wt_dog(看门狗)的设计
3.8系统的合成
第四章微处理器内核的验证
4.1微处理器内核的验证策略
4.2软件仿真
4.2.1 ALU模块的仿真
4.2.2 pipeline_ex(取指模块)的仿真
4.2.3 pipeline_ex(执行模块)的仿真
4.2.4 pipeline_wb(回写模块)的仿真
4.2.5 uart(通用串行模块)的仿真
4.2.6 time_count(计时器/计数器模块)的仿真
4.2.7 wt_dog(看门狗模块)的仿真
4.2.8系统的仿真
4.3 FPGA硬件验证
4.3.1约束及综合
4.3.2测试程序的设计
4.3.3实现
4.3.4下载运行
第五章总结
5.1本课题的主要工作及创新点
5.2进一步的工作
参考文献
致谢