斩波稳定型全差分可编程增益放大电路的设计

摘要

Sigma-Delta模数转换器(Sigma-Delta Analog to Digital Converter,Σ-ΔADC)具有高分辨率、高可靠性、易于集成等优点，并被广泛应用。由于 ADC处理的信号通常比较微弱，故可编程增益放大电路在模数转换过程中不可或缺，且性能要求十分严格。一方面，可编程增益放大器对信号起放大和传递作用，其精度好坏直接影响整个Σ-ΔADC的分辨率；另一方面，Σ-ΔADC中调制器模块的输入端为采样保持电路，时钟每切换一次，会为通路引入剧烈的电压抖动。因此，可编程增益放大器必须具备很强的驱动能力，使信号能够快速建立，保证信号的真实度。
　　针对上述问题，本次课题基于110nm CMOS工艺，设计了一款高性能可编程增益放大电路，将其应用于16bit、10Msps的Σ-ΔADC芯片中。本设计主要由可编程增益放大器(Programmable Gain Amplifier, PGA)、缓冲器(Buffer)以及带隙基准源(Bandgap Reference, BGR)等电路模块组成。其中，核心模块为PGA，在结构选取上，采用全差分型折叠式共源共栅结构，以增强抗共模干扰能力；而在技术应用上，一方面，采用斩波稳定技术和AB类推挽技术，提高PGA的精度和动态性能，另一方面，其电流源采用自级联结构，提高 PGA的电压余量和鲁棒性。为了进一步增强PGA输出端的驱动能力，在 PGA输出端增加缓冲器电路，以适应调制器中采样开关的不断切换；另外，Buffer中采用斩波稳定技术，用于降低失调和噪声，使得PGA输出端传至调制器模块的信号失真大大减小。BGR为课题中最基本的模块，运用电流熔断修调技术，提高电路温漂性能，为PGA共模反馈单元提供精准的参考电压；同时，用 BGR产生基准电流，为PGA和Buffer提供参考电流，保证所有电路可产生静态偏置，从而正常工作。
　　基于110nm CMOS工艺，采用Cadence-spectre软件对本课题电路做仿真验证，其中，PGA的等效输入噪声为1.11nV/sqrt(Hz)、失调电压为61.5uV、共模抑制比为111dB、电源电压抑制比为107dB；Buffer的等效输入噪声为18.6nV/sqrt(Hz)、失调电压为27.4uV、共模抑制比为126dB、电源电压抑制比为91.9dB；BGR的温漂系数为9.07ppm/℃、电源抑制为-97.9dB。仿真结果显示，各模块指标均达到设计要求，且整体ADC的综合性能良好。

目录

声明

第1章 绪论

1.1 研究背景

1.2 研究意义及动态

1.3 课题的应用背景

1.4 课题任务

第2章 可编程增益放大电路实现

2.1 多路选通模块

2.2 可编程增益放大器

2.3 缓冲器

2.4 带隙基准源

2.5 本章小结

第3章 可编程增益放大电路仿真验证

3.1 多路选通模块仿真

3.2 可编程增益放大器仿真

3.3 缓冲器仿真

3.4 带隙基准源仿真

3.5 本章小结

第4章 整体版图设计与后仿真

4.1 版图设计规范

4.2 整体版图及后仿真验证

4.3 本章小结

第5章 总结与展望

5.1 总结

5.2 展望

参考文献

致谢

附录A 个人简历

附录B 攻读硕士学位期间发表的学术论文