文摘
英文文摘
论文说明:图表目录
声明
第1章绪论
1.1引言
1.2数字电路测试的概念及方法
1.2.1功能测试和结构测试
1.2.2故障及故障模型
1.2.3故障模拟及故障覆盖率
1.3可测试性设计的研究概况
1.3.1扫描测试
1.3.2 BIST
1.3.3边界扫描测试
1.4本研究的目的与意义
1.5本文主要工作与组织结构
第2章全扫描测试
2.1引言
2.2伊利诺伊扫描测试结构
2.3多扫描链测试结构
2.4扫描树技术
2.5扩展相容性扫描树结构
2.6小结
第3章测试响应压缩及故障模拟器
3.1引言
3.2测试响应压缩
3.2.1空间压域缩器
3.2.3空间域和时间域混合压缩器
3.3故障模拟器
3.3.1故障模拟器PROOFS
3.3.2故障模拟器HOPE
3.4小结
第4章 扩展相容性扫描树中的测试响应压缩器设计
4.1引言
4.2基于扩展相容性扫描树的测试响应压缩器设计
4.2.1已有的适用于扩展相容性扫描树的响应压缩器
4.2.2利用电路结构信息减少扫描输出
4.2.3基于扩展相容性扫描树的测试响应压缩器设计方法
4.2.4模拟仿真
4.3实验结果
4.4小结
第5章基于扫描链阻塞技术的低费用测试生成方法
5.1引言
5.2基于扫描链阻塞技术的低费用测试生成方法
5.2.1扫描链阻塞技术
5.2.2基于扫描链阻塞技术的低费用测试方案
5.2.3基于扫描链阻塞技术的低费用测试生成方法
5.3实验结果
5.4小结
结束语
参考文献
附录A攻读硕士学位期间发表的论文和参加的项目
致谢