首页> 中文学位 >真随机数发生器集成电路设计
【6h】

真随机数发生器集成电路设计

代理获取

目录

文摘

英文文摘

第1章 绪论

1.1 课题背景及意义

1.2 国内外研究现状

1.3 本文研究的内容

第2章 随机数基本概念及常见随机数发生器介绍

2.1 关于随机数的基本概念

2.1.1 随机性

2.1.2 不可预测性

2.1.3 随机序列的分类

2.1.4 随机序列的主要衡量指标

2.2 常用的随机数发生器分类

2.3 常用伪随机数发生器结构和原理

2.3.1 线性反馈移位寄存器

2.3.2 Von Neumann平方取中法

2.3.3 线性同余发生器

2.4 常用真随机数发生器结构和原理

2.4.1 随机噪声源直接放大法

2.4.2 基于振荡器的随机数发生器

2.4.3 基于亚稳态的随机数发生器

2.4.4 基于离散时间混沌法的随机数发生器

2.5 常用随机数发生器的不足

第3章 真随机数发生器的总体结构以及振荡器设计

3.1 真随机数发生器的设计方案简介

3.2 快速时钟振荡器

3.3 慢速抖动振荡器的设计

3.3.1 带隙基准

3.3.2 施密特触发器设计

3.3.3 跨导放大器设计

3.3.4 低频振荡器性能分析

3.3.5 慢速抖动振荡器的仿真与验证

3.4 纠偏模块

3.4.1 冯.诺依曼校正器

3.4.2 异或链

3.5 扰频模块

3.6 异步FIFO

3.6.1 异步FIFO结构

3.6.2 存储器模块设计

3.6.3 控制模块的设计

3.6.4 异步FIFO读写仿真

第4章 随机数发生器在集成电路上的总体设计

4.1 集成电路的设计流程

4.2 集成电路的常见设计方法

4.3 真随机数发生器的总体的设计

4.4 模拟部分的全定制实现

4.5 数字部分的半定制设计

4.5.1 半定制的流程

4.5.2 模块的要求

4.5.3 模块顶层的硬件语言描述

4.5.4 NanoSim+VCS混合模拟仿真

4.5.5 网表综合

4.6 芯片布局布线

4.6.1 数据准备

4.6.2 布局规划

4.6.3 布置与优化

4.6.4 时钟树综合

4.6.5 布线

4.6.6 Chip Finishing

4.7 芯片防拆设计

4.7.1 防拆网络设计

4.7.2 防拆自动脚本

4.8 物理验证

4.8.1 设计规则检查

4.8.2 电路版图对照检查

第5章 真随机数发生器实测

5.1 随机数发生器测试方案

5.1.1 随机数发生器测试电路

5.1.2 随机数发生器测试程序

5.2 随机数序列的测试标准

5.2.1 衡量随机数序列性能的指标

5.2.2 SP800-22测试项目

5.2.3 SP800-22测试原理

5.2.4 SP800-22使用流程

5.3 测试结果分析

总结与展望

参考文献

致谢

附录A 攻读学位期间所发表的学术论文

附录B 防拆电路脚本

附录C 芯片测试电路的通信和电源部分原理图

展开▼

摘要

21世纪随着计算机和通信技术日新月异的发展,信息安全也就变得越来越重要了。而密码学是解决信息安全问题的非常有效的技术。随机数在现代密码技术中有着非常重要的地位,例如:数字签名、密钥管理和几乎所有的密码协议和算法等都要用到随机数。所以现代密码学的安全性的一个重要的来源就是产生机密数据的随机数的随机性。而产生随机数的装置也就是随机数发生器,现在广泛使用的随机数发生器是伪随机数发生器。因为它产生随机数的原理是采用相应的数学算法来递推得到“随机数”,而不是利用物理过程中的各种随机噪声。伪随机数发生器大多有结构简单、占用硬件资源少、速度快等特点,但是其随机性差。而且一旦“种子”被人盗取,那么它产生的随机序列就确定了,所以它不能被使用在对安全要求很高的系统中,如:银行系统、安全芯片等。真随机数发生器之所以能产生不可预测的真随机数,是因为其利用了物理过程中的各种随机噪声,如:热噪声、闪烁噪声等,而这些噪声都是不可预测的。
  本论文的主要内容就是在芯片上设计一个满足信息安全要求的真随机数发生器子模块。本真随机数发生器子模块设计的主要思路是:利用慢速抖动振荡器采样高速振荡器来产生随机序列,然后用异或链来消除随机序列的偏置,得到“0”和“1”均匀分布的随机序列。最后随机序列经过串并转换模块,存储到异步FIFO中。为了防止攻击者使用探针探测获取芯片中的敏感信息,提高芯片的安全级别,本随机数发生器还设计了防拆电路。当有探针探测芯片,接触到防拆网络时,随机数发生器就会被断电,并清除FIFO中随机数和停止工作。为降低芯片的总体功耗,随机数发生器中使用了门控时钟技术,只有当FIFO未满的时候,振荡器才会给随机数发生器的数字部分提供时钟。
  本设计分为模拟和数字部分,模拟部分主要是振荡器,数字部分包括:异或链、混频电路和异步FIFO;自动布局布线工具使用的是Snopsys的IC Compiler。布局布线得到版图,再使用Mentor公司的Calibre对版图进行LVS和DRC验证。验证成功后,完成整个真随机数发生器的设计。本设计采用的HJTC0.18um CMOS工艺来实现。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号