视频字符叠加的FPGA设计与实现

摘要

图像/视频处理功能是军用图形显示控制系统的重要组成部分。为了保证在复杂恶劣的战场环境下能够正常稳定的工作，需要对军用图形显示控制系统进行特殊的设计。其中，视频字符叠加功能是指在视频信号中叠加字符或者时间信号，实现在屏幕指定位置上的图像视频信号与字符信号同时显示。专业视频叠加芯片虽然能够提供各种视频处理功能，包括视频叠加、窗口缩放、视频拖动、多窗口显示等，但由于技术壁垒等原因，一般只能得到商业级芯片，并不能满足环境适应性要求。现场可编辑逻辑门阵列(FPGA)芯片供货相对完整，能够得到商业级、工业级和军用级芯片。FPGA具有设计灵活、通用性较强、开发周期较短，易于维护和扩展的综合优势，可用于实时信号处理。
　　本文研究基于FPGA的视频字符叠加系统的设计与实现。设计的目标是采用简化的电路结构，在不显著提高成本的前提下充分利用FPGA资源，实现视频字符叠加。具体地，本文的主要工作包括以下几个方面:
　　第一、采用模块化的方式，设计了一种基于FPGA的视频字符叠加电路。通过图像采集芯片ADV7401，将一路PAL模拟信号和一路18位LVDS信号转换成数字视频信号后，送入FPGA完成视频图像叠加，并通过LCD显示芯片进行驱动后显示。
　　第二、对FPGA电路进行了波形仿真和综合，验证了所设计电路的正确性。FPGA主要由四个模块组成:YCbCr视频流处理模块、SDRAM控制模块、视频图像叠加及输出模块和控制及外设接口模块。YCbCr视频流处理模块完成数字YCbCr信号转换成数字RGB信号，并完成伽玛矫正、图像锐化等处理。SDRAM控制模块完成帧存器件控制和接口及仲裁机制。视频图像叠加及输出模块实现视频图像叠加，产生HS、VS信号，输出数字RGB信号到D/A器件。控制及外设接口模块则通过与主机通讯，实现叠加需求控制和各种视频参数的调节。
　　上述电路已经完成所有的软、硬件调试工作，实验结果表明:提出的FPGA视频叠加电路具有显示稳定，且显示格式、显示内容容易修改的特点，并在某型飞机座舱图形显示系统得到了初步验证应用。

目录

声明

摘要

第1章 绪论

1．1 选题背景及意义

1．2 相关研究及发展现状

1．3 本文的研究内容

1．4 章节安排

1．5 小结

第2章 相关基础知识

2．1 FPGA及其开发工具简介

2．1．1 FPGA简介

2．1．2 基于FPGA的系统设计流程

2．2 硬件描述语言

2．3 常用的EDA工具

2．3．1 设计输入

2．3．2 综合工具

2．3．3 仿真工具

2．3．4 集成环境

2．4 视频采集技术

2．4．1 模拟PAL-D／NTSC视频信号

2．4．2 LVDS视频信号

2．5 视频预处理

2．5．1 去隔行

2．5．2 YCbCr格式转换

2．5．3 色彩空间转换

2．5．4 舍入

2．6 视频叠加原理

2．7 叠加实现

2．8 小结

第3章 视频叠加系统的硬件设计

3．1 PAL-D视频输入

3．2 LVDS视频输入

3．3 D／A器件选型

3．4 FPGA选型

3．5 图形帧缓存SDRAM选型

3．6 小结

第4章 视频叠加功能的FPGA实现

4．1 概述

4．2 YCbCr视频流处理模块

4．3 SDRAM控制模块

4．4 视频图像叠加及输出模块

4．5 CPU及外设接口模块

4．6 波形仿真及综合

4．6．1 波形仿真

4．6．2 综合

4．7 小结

结论

参考文献

致谢