一种多模式Viterbi译码器的设计与实现

摘要

随着无线通信的发展，信道编码与译码的技术也得到广泛研究。卷积码是信道中的常见编码方式。目前绝大多数现代无线通信系统采用卷积信道编码器与Viterbi信道译码器相结合的信道纠错方式。本论文设计和实现的多模式高性能Viterbi译码器芯片可以支持这些无线通信系统中的信道卷积译码。
　　本课题基于65nm CMOS工艺，采用半定制的设计流程，对该多模式Viterbi译码器进行了全面的逻辑设计与验证，并完成了逻辑综合与物理设计的任务。论文研究的主要内容和工作成果包括以下几个方面：
　　☆根据该Viterbi译码器的功能需求，设计了该部件总体结构，并完成了各个功能模块的详细设计。
　　☆在Viterbi译码的状态量度更新环节，需要同时兼顾芯片耗费的硬件资源与计算速度这两个目标。在本译码器的设计中，采用了基于改进基4算法的两级级联ACS工作的方式，很好地解决了状态量度计算速度和硬件消耗的矛盾，同时可以很好的支持多种工作模式。
　　☆在基于两级级联 ACS的状态量度计算过程中，状态量度的存储管理是一个设计难点。本文采用分块存储结构，很好地解决了这个问题。
　　☆状态量度更新过程中，需要防止路径量度计算时发生溢出。本文设计中采用了取模归一化的方法。这种方法有效地减少了硬件消耗，提高了路径量度计算的速度。
　　☆该 Viterbi译码器幸存路径管理部分，采用了本文提出的改进 one-pointer算法。这种方法克服了原始 one-pointer算法中存储器需要根据约束长度大小分体的问题，使得回溯译码模块可以支持多种约束长度多模式译码。
　　☆搭建了该Viterbi译码器的验证平台，对设计的译码器进行了全面的系统级验证。验证结果表明该译码器完全满足功能计划要求，较高的覆盖率也说明了验证的充分性。
　　☆经后仿模拟以及实际投片的芯片测试，该Viterbi译码器功能正确，性能达到要求，完全达到了多功能和高速度设计要求。

目录

封面

声明

目录

中文摘要

英文摘要

第一章 概论

1.1 研究背景及意义

1.2 研究现状

1.3 课题的主要工作

1.4 硬件设计的实现方式

1.5 论文的组织结构

第二章 数字通信中卷积编码及Viterbi译码原理

2.1 卷积编码的原理

2.2 Viterbi译码算法原理

第三章 多模式Viterbi译码器的总体设计

3.1 多模式Viterbi译码器的设计需求

3.2 多模式Viterbi译码器的功能定义

3.3 多模式Viterbi译码器的总体结构

3.4 多模式Viterbi译码器的数据通信机制

3.5 多模式Viterbi译码器的输入输出数据格式

第四章 多模式Viterbi译码器的详细设计

4.1 ACS计算模块的实现

4.2 幸存路径管理模块的实现

4.3 输入输出FIFO模块的实现

4.5 寄存器模块的实现

4.5 控制模块的实现

第五章 多模式Viterbi译码器的验证与性能分析

5.1 多模式Viterbi译码器的模块级验证

5.2 多模式Viterbi译码器的系统级验证

5.3 覆盖率驱动的验证

5.4 性能分析

第六章 多模式Viterbi译码器的综合优化及物理设计

6.1 多模式Viterbi译码器的综合优化及结果

6.2 多模式Viterbi译码器的物理设计

结 束 语

致谢

参考文献

作者在学期间取得的学术成果