首页> 中文学位 >一种基于STT-RAM的高速缓存设计
【6h】

一种基于STT-RAM的高速缓存设计

代理获取

目录

声明

第一章 绪论

1.1 课题背景及研究意义

1.2 国内外研究现状

1.3 本课题研究内容及论文结构

第二章 STT-RAM及缓存的基本原理

2.1 引言

2.2 STT-RAM的基本原理

2.3 高速缓存的原理及性能指标

2.4 小结

第三章 基于STT-RAM高速缓存的架构设计

3.1 引言

3.2 仿真环境

3.3 基于STT-RAM的高速缓存特性分析

3.4 基于STT-RAM的高速缓存架构设计

3.5 读写缓存架构仿真分析

3.6 小结

第四章 基于STT-RAM高速缓存的优化设计

4.1 引言

4.2 基于STT-RAM高速缓存的长寿命设计

4.3 基于STT-RAM高速缓存的低功耗设计

4.4 优化后仿真分析

4.5 本章小结

结束语

本文的主要工作

存在的问题

未来研究展望

致谢

参考文献

作者在学期间取得的学术成果

展开▼

摘要

新型非易失存储技术相比于传统DRAM和SRAM具有高集成度、低功耗和非易失性等优点,有望在存储系统领域引起巨大的变革并为计算机存储技术的发展和存储能效的提高带来新的契机。STT-RAM作为其中一种,与其他非易失存储器件相比具有读写速度快、存储密度高、寿命较长等优点,是取代 SRAM用于高速缓存技术的很好的选择。本文针对使用STT-RAM重构高速缓存进行了分析和研究,主要内容包括:
  (1)介绍了高速缓存在计算机系统中的重要作用,以及其对计算机性能的影响。介绍了STT-RAM在存储密度、读写延时、读写功耗等方面的优缺点。分析了将STT-RAM用于构建高速缓存的优势以及需要解决的问题。
  (2)针对STT-RAM构造的缓存与SRAM缓存相比具有写延时过长、写能量过高、写寿命过短的问题,提出了能够有效利用 STT-RAM容量大及 SRAM速度快两方面优势的缓存架构及替换策略。由于该架构在大幅度提高缓存性能的同时会导致的对STT-RAM区域过多的写操作,从而产生动态功耗较高、写寿命有限的问题。针对这两个问题本文分别提出了写前读及缓存动态重构的优化设计,通过减少STT-RAM区域的写操作及静态功耗,降低这两个问题对系统性能-功耗表现的影响。
  (3)设计了一系列的仿真实验,用仿真工具搭建了仿真平台对提出的高速缓存设计进行了仿真验证,对所提出的高速缓存设计在寿命、性能、功耗、功耗延时积等方面与前人提出的分区混合缓存(RHCA)进行了对比。
  本文的创新之处在于针对STT-RAM读写延时不一致以及其与 SRAM读写速度有较大差异、写能量高及写寿命有限的特点,提出了适合于STT-RAM的高速缓存架构及优化设计。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号