首页> 中文学位 >高速大容量数据记录仪的设计与实现
【6h】

高速大容量数据记录仪的设计与实现

代理获取

目录

声明

第一章 绪论

1.1 课题研究背景

1.2 国内外相关研究现状

1.3 本文的主要内容

1.4 本文的组织架构

第二章 系统方案及关键技术

2.1 系统需求及指标

2.2 系统架构设计

2.3 存储模块

2.4 系统关键技术及解决情况

2.5 本章小结

第三章 SOPC系统设计与实现

3.1 概述

3.2 高速接口技术的实现

3.3 SOPC中数据调度机制

3.4 SATA_IP的应用

3.5 嵌入式软件设计

3.6 低功耗设计

3.7 本章小结

第四章 系统硬件电路设计与实现

4.1 接口电路设计

4.2 缓存电路

4.3 电源电路

4.4 掉电保护及可靠性设计

4.5 本章小结

第五章 系统功能验证与测试

5.1 SSD数据转储

5.2 应用程序设计

5.3 测试

5.4 本章小结

第六章 总结与展望

6.1 论文总结

6.2 工作展望

致谢

参考文献

作者在学期间取得的学术成果

附录A CRC校验说明

附录B 8B/10B编码说明

附录C 部分实物照片

展开▼

摘要

随着科学技术的日益发展,高速大容量数据记录仪得到了越来越广泛的应用。雷达、红外探测器、无人侦察机、舰船以及车辆等设备在工作时,需要将现场侦查到的海量数据实时记录下来,以作事后分析、处理。如何将这些数据无损地存储下来成为记录仪的研究热点。
  本文研究了以定制加固大容量固态硬盘为存储介质,以 FPGA为主控制器的高速大容量记录系统。主要实现了数据记录仪的接口逻辑设计、记录与卸载时的数据调度、SATA HostIP核的集成与应用以及FPGA外围硬件电路设计,具体内容有:
  1)深入研究了异步LVDS数据传输技术,并将其应用到了记录仪的数据收发等工作中。LVDS发送端将数据包8B/10B编码后,转串行差分发送,接收端实现数据位同步时钟提取、数据8B/10B解码及CRC校验等;
  2)将多片高速大容量DDR3组成阵列,采用乒乓的方式缓存数据;用两条独立的AXI总线实现 FPGA内部数据传输,且数据传输采用 DMA的方式;使用 FPGA内嵌的软核Microblaze处理器管理、控制整个系统的数据调度;
  3)深入分析了SATA Host协议,将SATA Host IP核集成到了SOPC系统中,并可以使该IP核稳定地工作;
  4)在采用 Xilinx公司的FPGA器件 XC7K325TFFG900-2的基础上,实现了对LVDS接口、光纤接口、DDR3及电源等硬件电路的设计。
  5)深入研究了数据转储技术,采用带有标准PCIE接口的SAS卡转储硬盘中的数据,采用 C++语言开发应用程序,控制、转储数据,进而实现数据的解析和回放显示。
  性能测试结果表明,设计的记录系统的存储容量达到了4TB,对单路SATA IP写数据速度达到了150MB/s,读数据达到280MB/s。实际应用表明,设计的系统可以稳定可靠地工作,且可操作性非常强。

著录项

  • 作者

    殷富有;

  • 作者单位

    国防科学技术大学;

  • 授予单位 国防科学技术大学;
  • 学科 软件工程
  • 授予学位 硕士
  • 导师姓名 吴虎成;
  • 年度 2015
  • 页码
  • 总页数
  • 原文格式 PDF
  • 正文语种 中文
  • 中图分类 TP333.35;
  • 关键词

    大容量存储; 数据记录仪; 固态硬盘; 可操作性;

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号