GX64-DSP片上标向量便签式存储器设计与实现

摘要

DSP运算能力的迅速增长与存储器性能之间的缓慢发展不成比例，导致存储器访问速度与DSP核的处理速度差一个甚至几个数量级。在基于Cache的层次化存储方案中，Cache缺失引起的延时在对实时性要求很高的DSP中不容忽视。为追求高命中率，Cache的设计复杂度及其功耗越来越大。与Cache相比，便签式存储器（Scratch Pad Memory，SPM）的功耗和面积都低30％~40%，且不会出现访存缺失，在对实时性要求较高的DSP中具有明显优势。本课题以项目组自主研制的GX64-DSP芯片为背景，实现了GX64片上向量便签式存储器（Vector Scratch Pad Memory，VSPM）和标量便签式存储器（Scalar Scratch Pad Memory，SSPM）。本文主要工作及创新点如下：
　　1.设计了一套支持同时多种粒度访问和多种寻址方式的标向量访存指令集，提出了用于加速FFT算法的向量重排序指令。
　　2. VSPM支持低冲突率的双Load/Store、DMA读写四条指令并行访问，访存位宽分别达到2048bit和512bit，为SIMD结构的向量运算单元提供高带宽访存；其存储体采用高低位地址交叉组织，降低了冲突率；支持非粒度对齐访问和跨行访问；支持16路数据重排序操作，为加速FFT运算提供了定制化的加速功能。
　　3. SSPM支持低冲突率的单Load/Store、DMA读写三条指令并行访问，访存位宽分别为256bit和512bit。提供了DMA后台进行数据传输时仍可正常访存的机制，在功能上取代Cache。在隐藏了DMA后台传输的情况下，比Cache具有更高的访存性能，且控制逻辑开销低。
　　4.使用汇编激励，对VSPM和SSPM展开详细验证。结果证明，设计功能正确，覆盖率接近100%。最后在40纳米工艺下对设计进行逻辑综合，工作频率达到1GHz，满足设计要求。

目录

声明

第一章 绪论

1.1 课题研究背景与意义

1.2 相关研究

1.3 本文主要工作

1.4 论文组织结构

第二章 GX64标向量SPM概述

2.1 GX64内核结构

2.2 GX64标向量SPM设计需求

2.3 VSPM与SSPM访存指令集

2.4 SPM总体结构设计

2.5 本章小结

第三章 向量便签式存储器设计

3.1 VSPM存储体组织与编址

3.2 向量访存流水线划分

3.3 访存指令译码与访存地址计算

3.4 访问冲突仲裁处理

3.5 访存与写回

3.6 本章小结

第四章 标量便签式存储器设计

4.1 SSPM存储体组织与编址

4.2 标量访存流水线设计

4.3 指令译码与地址计算

4.4 冲突仲裁处理

4.5 访存与写回

4.6 本章小结

第五章 功能验证与性能评估

5.1 验证方案

5.2 验证与结果

5.3 逻辑综合

5.4 性能评估

5.5 本章小结

第六章 总结与展望

6.1 论文总结

6.2 工作展望

致谢

参考文献

作者在学期间取得的学术成果