SoC系统中高速I/O系统的实现与验证

摘要

随着现代科技与电子产品的日新月异，更快的速率、更高的带宽已经成为业界追求的目标之一。PCIe3.0协议在此背景下应运而生，通过PCIe3.0协议设计出的相关产品在工作和生活中也越来越常见。目前，PCIe3.0已经成为处理器性能提高的重要因素之一。
　　本文首先介绍了PCIe总线的发展和应用，然后分析了PCIe总线的协议内容，并总结了PCIe3.0独有的特点。通过PCIe3.0的IP核复用技术和AMBA3.0总线架构，实现了一款SoC芯片中的高速I/O系统。该系统实现了PCIe3.0协议中的RC设备和EP设备，以及二者之间的连接。通过RC设备中的Host转接桥完成对不同设备空间的访问，通过EP设备发起DMA请求和中断请求。
　　本文搭建了Verilog语言的定向测试平台，对RC设备和EP设备进行配置，完成链路训练和初始化过程，使二者可以进行TLP报文传输，然后对设计的功能点进行验证，并使用了Systemverilog语言的UVM平台，建立随机化测试激励，其中采用了OVL断言检查器，检查设计内部不同类型的PCIe3.0协议TLP报文和链路中的关键信号。

目录

声明

第一章 绪论

1.1 课题背景和意义

1.2 国内外研究现状

1.3 论文的内容和安排

第二章 PCIe总线协议分析

2.1 概述

2.2 PCIe的拓扑结构

2.3 PCIe的层次划分

2.4 PCIe的配置空间

2.5 消息和中断

2.6 PCIe3.0特性

2.7 本章小结

第三章 高速I/O系统的设计

3.1 PCIe系统结构

3.2 PIPE3接口

3.3 Host转接桥的设计

3.4 PHY选择模块

3.5 控制状态寄存器

3.6 DMA传输

3.7 中断和消息

3.8 本章小节

第四章 高速I/O系统的验证平台

4.1 基本的验证流程和功能点

4.2 定向测试平台

4.3 链路训练与初始化

4.4 基于UVM的验证平台

4.5 本章小节

第五章 高速I/O系统的验证结果分析

5.1 仿真波形分析

5.2 OVL断言检查器

5.3 性能分析

5.4 本章小节

第六章 总结和展望

致谢

参考文献

作者在学期间取得的学术成果