基于FPGA的全功能MVB链路层IP核研究与设计

摘要

随着当代轨道车辆总线技术的快速发展，以至于对列车通信网络的可靠性、安全性、实时性等有了更高的要求。多功能车辆总线链路层IP核是MVB通讯网络系统的重要组成部分，其核心技术一直被国外垄断，严重阻碍了MVB网络技术在国内机车上的使用与推广。因此对全功能MVB链路层IP核的研究与设计具有深远意义。
　　在本文中，首先对多功能车辆总线的相关原理进行了简单的阐述，然后对全功能MVB链路层IP核进行详细设计，接着对其软、硬件平台的搭建进行了简单的介绍，最后对各功能模块进行了测试与验证，并得出了相应的仿真验证波形。实现了全功能MVB链路层IP核的通信功能。
　　本文采用自顶向下的EDA设计方法，根据全功能MVB链路层IP核所实现的功能，将其分为下列四大模块：全功能MVB链路层编码器（包括曼彻斯特编码模块、数据帧分隔符产生模块、CRC检验码生成模块）、解码器（包括接收缓存模块、译码器接收模块）、主控模块以及通信存储器控制模块。然后再逐一对每个模块进行设计，并通过FPGA组建的网络进行模块功能验证。本文采用的是Altera公司的集成开发环境Quartus II软件，并使用Verilog硬件描述语言对所涉及的模块进行程序编译、仿真与综合的相关实现。
　　经过对每个模块进行功能仿真和FPGA验证，充分论证了本文设计方案的可行性。所实现的全功能MVB链路层IP核满足国际轨道车辆通讯网络标准（IEC-61375）。采用FPGA开发全功能MVB链路层IP核可促进我国轨道车辆通讯网络技术的发展，同时对开发出自主知识产权的全功能MVB链路层相关产品具有深远的意义。