高级加密标准的简洁紧凑型硬件实现

摘要

高效、可靠、简洁紧凑型的高级加密标准(AES：AdvancedEncryptionStandard)算法实现系统，是非常适用于未来低端小型的嵌入式应用的。本文设计和实现了一套完整的紧凑型AES算法加密和解密系统。 基于0．18gmCMOS技术，研究了各种类型的紧凑型AES系统结构。首先，探索了一种新的AESs-box的硬件数字实现方案。这种新的实现方法正是基于AES算法中s-box输出的布尔函数具有线性冗余性的新发现。虽然新的电路系统的面积非常小，但同时系统的速度也减慢了。 在s-box研究结果的基础上，完成了一套完整的AES加密．解密系统。实现了不带密钥扩展的循环结构的加密系统，并且分别将三种不同的简洁紧凑型s-box运用到这个结构中。在比较了六种实现方案的结果后，发现利用四个基于GF(24)域算术运算的s-box的实现方案在速度和面积的平衡方面做得最好。因此，基于这样四个GF(24)域算术运算的s-box的实现方案下完成了一套完整的，带有密钥扩展的、简洁紧凑型的、AES加密．解密系统。 最后实现的AES加密．解密系统电路面积最小只需要7.5k电路门，数据通道延迟为19．26ns，系统的最高时钟频率为51.9MHz，数据输出率为132.92Mbps。

目录

文摘

英文文摘

第1章绪论

1.1信息安全

1.1.1对称密钥加密系统

1.1.2公钥加密系统

1.2软件实现Vs硬件实现

1.3硬件设计和实现方法理论

1.4研究动机和目标

第2章AES加密算法硬件实现

2.1高级加密标准(AES)

2.2 AES硬件实现方案

2.2.1高速AES硬件实现方案

2.2.2紧凑型AES硬件实现方案

2.3 AES算法硬件设计权衡

2.3.1结构权衡

2.3.2轮处理功能的权衡

2.3.3数据通道的权衡

2.3.4设备技术的权衡

2.4结论

第3章紧凑型AES S-box的实现

3.1 S-box硬件实现

3.1.1构建S-box

3.1.2查询表

3.1.3复合域代数

3.2 AES S-box的线性冗余

3.3全新AES S-box实现方案

3.3.1 D矩阵模块

3.3.2 bO_logic木块

3.4各种实现方案性能的分析和比较

3.4.1面积复杂度

3.4.2时间延迟

3.4.3功率消耗

3.5总结

第4章 紧凑简洁型加密-解密体系

4.1不带密钥扩展的加密系统

4.1.1四S-box加密系统

4.1.2单个s-box的加密系统

4.1.3系统性能分析和比较

4.2密钥扩展模块

4.3带有密钥扩展的加密解密结构

4.3.1操作顺序的交换

4.3.2加密和解密数据路径的复用

4.3.3数据路径和密钥扩展模块复用

4.4系统控制器

4.5系统性能分析

4.6结束

第5章总结与展望

5.1研究总结

5.2未来工作的展望

参考文献

作者在攻读硕士期间发表的论文

致谢

附录A

附录B