基于联合时频偏估计的上行同步技术研究

摘要

随着移动互联网和移动通信技术的飞速发展，3G移动通信系统已经不能满足广大用户的需求。LTE-Advanced(4G)采用了以 OFDM（正交频分复用技术）为基础的多址复用技术，系统中子载波的频谱互相覆盖，具有严格的正交性。频率不同步会破坏子载波的正交性，造成子载波间干扰(ICI)；时间不同步则会引入符号间干扰(ISI)。在 LTE-A上行同步中，采用频率和时间同步的方式来降低ICI和ISI对系统性能的影响。频率同步是对由于无线信道的时变性以及多普勒频移造成的频偏进行估计，然后做频率补偿的过程；时间同步则需要估计出由于多径等原因导致的时偏，并转换为时间提前量(TA)，通知用户设备(UE)对上行发送时间进行调整。频偏和时偏估计的准确性将直接影响到系统的解调性能，同时良好的TA管理方案能够有效降低基站下发TA的次数，减小基站的负荷。本文在此基础上主要工作如下：
　　(1)本文在对LTE-A系统上行同步原理进行研究的基础上，学习和研究了基于DMRS的时频偏估计算法，并对基于DMRS的时频偏估计算法做了两点改进。第一，采用交叉相关，对时偏和频偏进行联合估计来降低计算复杂度；第二，综合考虑不同子载波间隔下做相关运算的时频偏误差值以及计算复杂度，然后对做相关运算的子载波间隔进行调整。仿真结果表明改进后的算法降低了25％的计算复杂度，并且时偏估计的计算精度有一定程度的提高。
　　(2)研究了基于门限的 TA管理方案。针对此算法可能导致在上行信道质量良好，长期没有时间提前命令下发导致UE误判失步的情况进行了改进。在基站端添加心跳模块，定期向UE下发TA命令，用于降低UE端定时器超时误判失步的情况。MATLAB仿真结果表明，改进后的方案在不影响BLER的情况下，能够有效降低误判失步的概率。
　　(3)本文在FPGA上对时偏估计算法进行了验证。利用DSP Builder完成了导频信道估计和时偏估计模块的设计，利用Signal Compile生成Quartus II工程，下载到FPGA开发板，最后通过SignalTap II捕获FPGA的运行结果，完成了FPGA对时偏估计算法的验证。

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪论

1.1课题来源

1.2研究背景及意义

1.3 国内外研究现状

1.4论文主要研究内容和组织结构

第2章 LTE-A上行同步系统模型搭建

2.1 上行初同步

2.2 上行同步保持

2.3 本章小结

第3章 LTE-A上行同步理论及仿真

3.1 基于DMRS的时频偏估计

3.2 基于门限的上行TA管理方案

3.3 改进的上行同步算法

3.4 仿真及性能对比

3.5本章小结

第4章 时偏估计DSPBuilder实现

4.1 开发平台介绍

4.2 时偏估计DSPBuiler实现

4.3 本章小结

第5章 总结与展望

5.1 本文工作总结

5.2 工作展望

致谢

参考文献

攻读硕士学位期间的研究成果