ATLAS液氩量能器前端读出系统Phase--Ⅰ升级的光纤数据传输ASIC设计

摘要

ATLAS液氩量能器是ATLAS探测器的重要组成部分，用以测量对撞产生的高能粒子的能量。液氩量能器前端读出系统位于探测器区域，作用是将量能器测量的能量数据快速、可靠的读取并传送到后端控制室，做进一步的分析和处理。实验中，整个前端系统将曝露在高强度的辐射环境下，大量高能粒子可能会严重影响系统的正常运转，因此所有属于前端系统的模块必须满足ATLAS的抗辐照要求。而迄今为止，商用芯片往往不满足这样的抗辐照要求，所以抗辐照专用集成电路设计成为了高能物理实验中的重要研究方向。随着LHC的不断升级，ATLAS探测的能量和亮度都将有重大提升，并且传感器和读出电子学的升级也将带来更高的粒度，这些都会引起采集和传输的数据量的显著扩增，因此实现更高的数据传输速率和更低的数据传输延时将是读出系统以及其光纤数据传输链的重要设计方向。 本文阐述了一系列用于ATLAS液氩量能器前端读出系统的光纤数据传输链的、高速、低功耗、低延时、小尺寸的专用集成芯片(ASIC)设计方法和具体实现。主要包括VCSEL驱动器芯片LOCldx和双通道串行器芯片LOCx2，它们采用商用的、天然抗辐照的0.25μm Siliconon Sapphire(SoS) CMOS工艺设计实现。LOCldx芯片以及LOCx2各个原型模块的实验室测试及辐照测试结果表明，实现了设计目标，并且具有良好的性能指标;它们将会实际用于ATLAS液氩量能器前端读出系统的一期升级。 LOCldx采用了多级放大、有源电感并联峰化以及提升供电电压的设计方法，来扩展驱动器的带宽，实现了目前高能物理实验中最高的光纤数据传输速率;并使用了对辐照不敏感的恒定电流源设计，在SoS工艺天然抗辐照的基础上，对其抗辐照性能做了进一步优化。LOCldx的测试性能超过了预期设计，在输入信号低至差分200 mVpp时，最高工作速率达到8 Gbps;在输入信号不小于差分300 mVpp时，其工作速率还能够提升到10 Gbps。8 Gbps和10 Gbps均能通过eye mask和10-12标准的BER测试，测量的总抖动均小于30 ps（峰峰值），单通道功耗大约200 mW。X-ray辐照实验，验证了抗辐照恒流源的设计方法——辐照后TID效应会破坏眼图的性能，产生大量误码，通过调节峰化强度（保持其偏置电流和调制电流配置不变）可以基本恢复辐射前的眼图，恢复后的总抖动仍然小于30 ps。另外，LOCldx也做了中予源辐照测试，测试过程并未发现任何I2C读写错误，并且通过了BER测试。如果将LOCldx与现有的抗辐照VCSEL驱动器GBLD（CERN设计，0.13-μm标准CMOS工艺）对比，在传输速率有着极为明显的优势(GBLD速率5 Gbps)，且在功耗和抖动等其他性能上均可与之比拟。目前已有BNL、UMN、IPAS等实验室准备使用LOCldx芯片。 在LOCx2芯片设计中，选用了LC型PLL，它相比环振型PLL具有高振荡频率、低功耗以及优越的相位噪声等特性。精心设计了VCO中的电感、可变电容以及负阻单元，增加了RC滤波器，在满足频率和调频范围要求的前提下，进一步优化电路噪声，提升相位噪声特性;并逐一优化了各模块的噪声性能，并从整体上分析噪声与环路带宽的关系，设计了调频范围25％、相位噪声-110 dBc/Hz@1MHz、功耗55mW的PLL。实验室测量获得该PLL的随机抖动小于1.5 ps，确定抖动小于8 ps，总抖动小于25 ps，基本与设计相符;但其调频范围有所减小，且频率整体向上偏移了10％。 针对这个不足，本文在其VCO设计中增加了2-bit的开关电容阵列，并重新设计和优化了电感、可变电容以及负阻单元;在工作频率、调频范围、相位噪声、功耗等性能上折衷选择。最终实现了调频范围达到40％、相位噪声达到-115 dBc/Hz@1MHz的宽频LC-PLL。其仿真性能相比之前:调频范围提升了60％，相位噪声减小了5 dBc/Hz，功耗并未增加。 LOCx2的集成工作刚刚结束，芯片数据已于2014年12月提交给工艺厂，相关的测试工作将于2015年4月开始。在这之前，LOCx2的各组成模块均已通过了测试。根据它们的测试性能，可预估LOCx2总功耗约0.85 W，相比预算节省了近40％;总抖动小于55 ps;总传输延时小于58 ps（接收端使用Kintex7 FPGA）。LOCx2芯片的预估性能，与高能物理实验中已有的串行器——GLink、GOL和GBT相比，在速率、功耗以及开销等方面有明显的优势，其他性能（延迟、抖动）上也能与之相当。

目录

声明

摘要

1、绪论

1．1、ATLAS探测器

1．2、ATLAS光纤链

1．3、光纤链升级

1．4、研究内容与文章架构

2、VCSEL驱动芯片LoCldx设计与测试

2．1、VCSEL与VCSEL驱动芯片

2．2、LOCldx的展宽带宽技术

2．3、单通道VCSEL驱动芯片LOCld1设计

2．3．1、辐照影响分析

2．3．2、设计优化和改进

2．3．3、I2C接口模块设计

2．3．4、原理图与版图

2．3．5、引脚定义及封装

2．3．6、后仿真验证

2．3．7、电学测试

2．3．8、光学测试

2．3．9、辐照测试

2．4、双通道VCSEL驱动芯片LOCld2设计

2．4．1、设计改进和意义

2．4．2、后仿真验证

2．4．3、引脚定义与封装

2．4．4、应用及测试结果

2．5、设计改进

2．6、本章小结

3、数据接收和发送器设计

3．1、LVDS收发器设计

3．1．1、LVDS接收器

3．1．2、LVDS驱动器

3．2、CML驱动器设计

3．4、本章小结

4、LC-PLL设计与测试

4．1、锁相环简述

4．2、需求分析

4．3、LC-PLL设计

4．3．1、电感

4．3．2、可变电容

4．3．3、LC-VCO

4．3．4、时钟传输与分频反馈

4．3．5、PFD

4．3．6、CP

4．3．7、环路参数设计

4．3．8、PLL电路后仿真

4．4、LC-PLL测试

4．5、LC-PLL改进及升级

4．5．1、宽频LC-VCO设计

4．5．2、三阶LPF设计

4．5．3、宽频Lc-PLL后仿真

4．6、本章小结

5、LOCxx其它子模块设计与测试

5．1、LOCx2简介

5．2、总体设计要求

5．3、Serializer设计

5．3．1、芯片显微镜实照

5．3．2、Serializer测试

5．3．3、Serializer优化

5．4、LOCic设计

5．5、联合测试

5．6、本章小结

6、总结与展望

6．1、内容总结

6．2、展望

参考文献

附录A 原理图、版图汇总

攻读学位期间发表的学术论文

致谢