解释型指令集全系统仿真器的设计与实现

摘要

随着嵌入式系统应用的日益广泛,嵌入式应用系统所包含的功能也越来越多,且嵌入式应用系统的更新换代的周期越来越短。这导致了嵌入式应用系统巨大的设计与开发压力,要求进行软、硬件的协同开发,这促使指令集仿真器得以快速的发展,指令集仿真器也广泛应用在微处理器新体系结构的设计与验证领域。因此,研究如何提供一种快速的指令集全系统仿真器具有重要的理论与实际意义。
　　针对于解释型指令集仿真技术具有很好的灵活性与精确性的优点,及其存在仿真速度较慢的不足,设计与实现了一种基于共享块级cache技术的解释型指令集仿真器IISimulator。该仿真器充分利用应用程序执行时的时间局部性原理与空间局部性原理,对解释型指令集仿真技术中译码阶段的指令译码结果,以块为单位进行缓存,当再一次执行到该指令块时,直接调用该指令块的译码结果执行仿真,从而有效地跳过解释型指令集仿真技术中耗时的译码阶段;同时使用共享内存池的方法管理指令的译码结果使用的内存,有效地减少因使用块级cache技术所带来的内存管理开销。
　　在IISimulator仿真器的测试阶段,通过选择了一些具有代表性的目标机应用程序对仿真器的性能进行测试。通过运行这些测试实验用例,统计仿真器在无cache、指令级cache和块级cache三种情况下仿真执行速度,并进行对比分析,结果表明块级cache技术能够很好的提高解释型指令集仿真器的仿真速度;同时,也对在使用和不使用共享内存池时仿真器的仿真执行速度进行了对比,实验结果表明共享内存池能够有效地减少因cache所带来的内存管理开销;最后将IISimulator与其它一些全系统仿真器skyeye和SimpleScalar进行对比,其平均速度要快。这说明新对解释型指令集仿真器的改进大大提高了仿真器的执行效率。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1.1 课题背景及来源

1.2 国内外研究现状

1.3 本文研究内容与组织结构

2 指令集仿真器仿真技术

2.1 指令集仿真理论

2.2 指令集仿真器分类

2.3 本章小结

3 共享块级cache解释型指令集仿真器设计

3.1 仿真器概述

3.2 目标机指令集指令分类

3.3 指令模型的抽象接口

3.5 译码结果共享内存池

3.6 仿真器的工作流程

3.7 本章小结

4 仿真器测试实验平台及性能分析

4.1 IISimulator的总体结构

4.2 处理器内核状态模型

4.3 MMU模型

4.4 Exception模型

4.5 外设模型

4.6 时钟模型

4.7 测试及性能分析

4.8 本章小结

5 总结与展望

5.1 本文主要工作

5.2 进一步研究方向

致谢

参考文献

附 录 攻读学位期间发表论文目录