应用于时钟产生的低功耗电荷泵锁相环研究和设计

摘要

采用亚微米级CMOS工艺的现代测量系统对高频时钟产生系统带来了新的挑战,利用晶体振荡器最多能产生几十兆赫兹的时钟,没有采用锁相技术的频率倍增系统是很难获得1GHz及以上的时钟的,这对于锁相环的设计提出了更高要求。
　　本文首先对电荷泵锁相环进行了介绍,分析了其基本原理,在锁定状态下建立了锁相环系统的线性数学模型,并分析了不同参数下其稳定性和响应行为,并提出了锁相环的主要性能指标。对电荷泵锁相环的各个模块从基本原理和结构入手,研究了其基本理论,对PFD的实现方式、CP的非理想效应、LPF的阶次影响进行了深入的研究,然后对系统中最重要的部分VCO进行了系统的学习,研究了几种减小其相位噪声的方法的。论文根据以上理论,以应用于高频时钟产生为背景,低功耗和输出频率1.1GHz为目标设计了一个电荷泵锁相环。结合理论演算、系统级稳定性分析,采用TSMC18rf工艺库对PFD、CP、LPF、VCO和DIVIDER进行了晶体管级的设计:针对PFD的死区和工作速度问题,采用了单相时钟触发器来实现,取得了较快的工作速度,并解决了死区问题;对CP采用差分结构、运算放大器钳位、共源共栅电流源等措施来改善非理想效应;对VCO,通过电容电感谐振和MOS交叉对管做负阻补偿,并利用大电容滤波技术减少尾电流源的相位噪声。
　　本文设计并实现了中心频率1.1GHz,并在1~1.2GHz范围内有较好线性度的电荷泵锁相环,稳定工作时功耗为2.709mW,并在不同工艺角下能保持稳定工作。VCO采用大电感滤波技术,在不同频偏下相位噪声有3.5~4.5dBc/Hz的改善,在频偏1MHz时的相位噪声为-107.8dBc/Hz。

目录

封面

声明

中文摘要

英文摘要

目录

1. 绪论

1.1 引言

1.2 电荷泵锁相环简介

1.3 电荷泵锁相环的应用及研究现状

1.4 论文主要工作

2. 电荷泵锁相环原理

2.1 锁相环的工作原理

2.2 电荷泵锁相环

2.3 锁相环的性能指标

2.4 本章小结

3. 系统建模研究与VCO噪声分析

3.1 电荷泵锁相环的数学建模与分析

3.2 VCO相位噪声分析及降噪方法

3.3 本章小结

4. 应用于时钟产生的电荷泵锁相环设计

4.1 参数计算

4.2 数学建模与matlab仿真分析

4.3 鉴频鉴相器设计与仿真分析

4.4 电荷泵设计与仿真分析

4.5 压控振荡器设计与仿真分析

4.6 分频器的设计与仿真分析

4.7 电荷泵锁相环整体仿真分析与优化

4.8 本章小结

5. 总结和展望

致谢

参考文献