与OCP兼容的AHB总线的RTL设计

摘要

随着深亚微米工艺技术、设计技术的迅速发展,集成电路已进入片上系统(System on Chip,简称SoC)时代.SoC集成系统互连结构的片内总线的优化与IP(Intelligence Property)可重用性的探索是SoC设计的两个关键点.本文主要是设计了一款RTL(Register Transifer Level)的与OCP(Open Core Protocol<'TM>)兼容的AHB(Advanced High-performance Bus)总线,它是哈尔滨工业大学研究生院SoC中心建设SoC平台工作的一个重要组成部分.主要设计工作分为以下两个部分.根据ARM公司开发的AMBA<,TM> Rev2.0片内总线协议的功能要求,参考众多集成电路设计文献,完成了AMBA(Advanced Microcontroller Bus Architecture)总线的主要组成部分AHB(Advanced High-performance Bus)总线的RTL设计.AHB划分成五部分具体实现,分别是仲裁器,译码器,以及三个不同功能的多路选择器.RTL的AHB总线经过了确定性验证,在实验室的行为级SoC随机测试平台上进行了系统验证,并且评估了传输效率.在AHB总线的基础上,参照OCP协议,完成了AHB总线的OCP接口电路RTL设计.AHB的OCP接口电路划分成四个功能模块,分别是主设备接口电路,从设备接口电路,广播向主设备的接口电路,广播向从设备的接口电路.最后应用了OCP组织提供的系统仿真软件CoreCreator,对设计好的RTL接口电路加入了相应的OCP行为级模块作为激励,进行了系统仿真.

目录

文摘

英文文摘

第1章绪论

1.1研究的目的和意义及课题来源

1.2国内外在该方向的研究及分析

1.2.1国内状况分析

1.2.2国外状况分析

1.3主要研究内容

1.4论文结构

第2章AHB协议与OCP协议

2.1 AHB总线协议

2.1.1 AHB总线和主设备，从设备的连接图

2.1.2 AHB通信概述

2.1.3基本传输

2.1.4传输的四种基本形式

2.1.5猝发数操作

2.1.6仲裁机制

2.2 0CP协议

2.2.1 OCP概述

2.2.2基本信号

2.2.3简单扩展信号

2.2.4猝发数扩展信号

2.3本章小结

第3章AHB的RTL设计

3.1引言

3.2 AHB总线体系结构划分

3.2.1硬件接口

3.2.2体系结构设计

3.3仲裁器(ARBITER)

3.3.1硬件接口

3.3.2硬件实现

3.4译码器(DECODER)

3.4.1硬件接口

3.4.2硬件实现

3.5主设备控制信号多路选择器(MUX MS C)

3.5.1硬件接口

3.5.2硬件实现

3.6主设备数据信号多路选择器(MUX MS D)

3.6.1硬件接口

3.6.2硬件实现

3.7从设备控制信号多路选择器(MUX SM)

3.7.1硬件接口

3.7.2硬件实现

3.8本章小结

第4章AHB验证

4.1引言

4.2确定性验证

4.3随机验证

4.3.1随机测试向量

4.3.2总线功能模块(BFM)

4.3.3总线协议监测器(MONITOR)

4.3.4验证结果

4.4本章小结

第5章OCP RTL设计

5.1 OCP接口电路体系结构划分

5.2主设备OCP接口电路(SOCP)

5.2.1硬件接口

5.2.2硬件实现

5.3广播到主设备的OCP接口电路(GSOCP)

5.3.1硬件接口

5.3.2硬件实现

5.4从设备OCP接口电路(MOCP)

5.4.1硬件接口

5.4.2硬件实现

5.5广播到从设备的OCP接口电路(GMOCP)

5.5.1硬件接口

5.5.2硬件实现

5.6本章小结

第6章OCP接口电路系统仿真

6.1引言

6.2接口配置文件

6.3核RTL配置文件

6.4建立核测试

6.5仿真和打包

6.6本章小结

结论

参考文献

攻读学位期间发表的学术论文

哈尔滨工业大学硕士学位论文原创性声明和授权书

致谢