存储芯片纠检错电路设计与FPGA实现

摘要

受宇宙空间中辐射的影响，卫星上的双稳态器件如静态存储器SRAM可能会发生单粒子翻转效应SEU(SignalEventUpset)。SEU可能会造成存储器某一位的数据从一个稳态变化到另一个稳态，而存储器的数据变化又会使星载计算机系统的指令或是数据出错，严重时可能导致整个星载计算机系统的崩溃。因此需要寻找一种办法来纠错或是容错。实现星载计算机容错或纠错的办法有很多，本课题采用的是差错控制编码的方法来对SRAM实现纠错和检错。本文详细介绍了EDAC电路结构的设计过程、仿真过程以及在FPGA上的调试过程，对于减少因单粒子翻转而造成的存储器软错误，提高星载计算机的整体可靠性有着非常重要的意义。
　　本文首先阐述了纠错编码的基本理论，在考虑SEU发生的小概率特点的基础上，论证了各种纠错编码在存储器应用领域的优缺点和可行性，最终选择了(13，8)汉明码来设计纠错电路。然后参考经典的EDAC(ErrorDetectionAndCorrection)电路提出了一种时序控制方式更为简单，关键路径更短的EDAC电路结构，并用VerilogHDL语言进行了描述。该电路除实现正常的纠一检二功能外还集成了SRAM数据回写功能。
　　采用Actel公司的FPGA对上述EDAC电路进行测试。在设计测试方案之前先对所用的CoreMP7开发板作了简要介绍，然后根据板上现有资源，经过反复的调试和修改，设计了一个测试平台，用该平台可以完成对本文所设计的EDAC电路的功能测试。

目录

存储芯片纠检错电路设计与FPGA实现

THE DESIGN AND IMPLEMENT OF EDAC CIRCUIT FOR MEMORY ON FPGA

摘 要

Abstract

第1章 绪论

1.1 课题背景

1.2 国内外研究现状

1.3 课题目标及关键技术

1.4 本文结构

第2章 纠错的基本原理及纠错码的选择

2.1 基本原理

2.2 纠错码的选择

2.3 本章小结

第3章 FPGA设计介绍

3.1 FPGA设计流程

3.2 Actel公司FPGA开发工具介绍

3.3 约束文件设计

3.4 本章小结

第4章 EDAC电路设计

4.1 设计思路

4.2 电路综合及仿真

4.3 本章小结

第5章 EDAC的FPGA实现

5.1 CoreMP7开发板简介

5.2 Testbench设计

5.3 本章小结

结论

参考文献

附录

攻读学位期间发表的学术论文

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

哈尔滨工业大学硕士学位涉密论文管理

致谢