首页> 中文期刊> 《计算机工程与科学》 >TS-1.1小卫星星务计算机RAM纠检错电路的设计与实现

TS-1.1小卫星星务计算机RAM纠检错电路的设计与实现

         

摘要

星载嵌入式容错计算机的可靠运行在很大程度上依赖于系统中存储模块的可靠设计.本文针对空间环境的故障形式,提出了采用EDAC(纠检错设计)技术对哈工大研制的TS-1.1小卫星存储模块进行设计的方法;介绍了利用纠检错处理芯片进行的对EDAC控制电路的优化设计,并可靠地实现了应用于TS-1.1卫星系统中的存储模块容错设计.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号