片上动态可重构系统的研究与实现

摘要

随着片上系统集成度的提高，集成在单块芯片上的模块越来越多，致使芯片面积和功耗也随之增大。动态可重构系统作为一种有效减小芯片面积和提高资源利用率的实现方式被提了出来。然而，目前人们对可重构系统的研究，主要把精力放在功能模块的动态改变或替换上，这对于以总线为通信方式的系统来说不会造成通信问题，而当在以NoC为通信结构的系统上实施动态重构时，就会引发通信混乱问题，因而必须要提供一种机制来处理这一问题，现在的研究对此鲜有涉及。此外，在动态可重构系统的实现过程中，如何对重构模块进行很好的分组和在FPGA上划分重构区域，随着系统复杂的提升已经成为一个亟待解决的问题，现有的一些FPGA分配算法对此不适用。
　　针对以上问题，本文提出了一种适用于NoC通信结构的重构控制系统，并设计了一个重构控制器用于控制系统的重构过程，同时实现了一种解决通信混乱的机制，在模块被替换之前，由重构控制器发送重构请求给与该模块相连的网络接口，网络接口对该模块的通信进行一些处理后，向重构控制器响应，此时才进入该模块的替换过程；同时重构控制系统在处理器很少参与的情况下就能完成系统的重构任务，提高了处理器的利用效率。在对重构区域划分的研究上，通过分析，我们提出了一种贪心算法对重构区域进行划分，最大程度上节约了FPGA片上资源。
　　实验结果表明，采用本文的重构控制系统不仅能解决NoC系统中的通信混乱问题，而且与Xilinx提供的重构控制器HWICAP相比，本文设计的重构控制器在重构时间指标上普遍有20％以上的时间节省。在应用于多模块重构的系统中，其性能更佳。应用本文的算法对重构区域划分，比用随机划分的方法节约较多的FPGA资源。

目录

片上动态可重构系统的研究与实现

RESEARCH AND IMPLEMENTATION OF DYNAMIC RECONFIGURABLE SYSTEM ON SOC

摘要

Abstract

第1章 绪论

1.1 课题背景

1.2 研究现状分析

1.3 论文主要研究内容

1.4 论文结构

第2章 动态可重构技术原理

2.1 FPGA动态可重构基本原理

2.2 NoC结构给可重构系统带来的通信问题

2.3 动态可重构控制系统

2.4 动态可重构的设计技术

2.5 本章小结

第3章 重构控制器的设计

3.1 引言

3.2 重构控制器的设计建模和内部结构

3.3 各模块详细设计

3.4 实验结果和分析

3.5 本章小结

第4章 重构区域划分研究

4.1 引言

4.2 重构区域划分的问题描述

4.3 重构区域划分算法

4.4 重构区域在FPGA上的布局

4.5 本章小结

第5章 动态可重构系统设计和性能评估

5.1 实验平台搭建

5.2 系统的设计实现

5.3 系统性能评估

5.4 本章小结

结论

参考文献

哈尔滨工业大学硕士学位论文原创性声明

哈尔滨工业大学硕士学位论文使用授权书

致谢