首页> 中文学位 >基于并行结构的FFT算法的软硬件设计与实现
【6h】

基于并行结构的FFT算法的软硬件设计与实现

代理获取

目录

封面

中文摘要

英文摘要

目录

第1章 绪 论

1.1 课题背景

1.2 国内外相关技术发展历史与现状

1.3 本课题研究的目的及意义

1.4 本文主要研究内容及安排

第2章 快速傅里叶变换算法综述

2.1 引言

2.2 离散傅里叶变换和快速傅里叶变换原理

2.3 快速傅里叶变换处理器的硬件结构

2.4 本章小结

第3章 基于SSE指令集的FFT算法的软件设计

3.1 SSE指令集介绍

3.2 基于SSE指令集的FFT算法的优化

3.3 本章小结

第4章 并行流水线结构FFT IP核的设计与FPGA实现

4.1 FFT IP核的整体结构

4.2 流水线Butterfly PE结构的设计

4.3 复数乘法器的设计

4.4 ROM旋转因子对称性设计

4.5 并行流水线FFT IP核的FPGA实现

4.6 FFT IP核的性能分析

4.7 本章小结

结论

参考文献

附录

攻读硕士学位期间发表的学术论文

声明

致谢

展开▼

摘要

快速傅里叶变换(Fast Fourier Transform, FFT)是数字信号处理中的重要工具,它是将时域信号变换到频域信号的处理。FFT算法作为数字信号处理中的核心算法,在频谱分析、匹配滤波、数字通信、图像处理中有着重要的应用。本文作为医用 CT机锥束三维成像的计算机软硬件系统的一部分,研究了成像系统中的快速傅里叶变换算法。它作为成像算法的的关键步骤,制约着整个系统的实时性,因此设计和实现高效的FFT算法对医用CT机系统性能的提升有着重要的意义。文中对FFT算法的进行了研究,设计并实现了高性能的软硬件结构,研究的主要内容包括以下部分:
  本文深入分析了各类FFT算法和FFT处理器的硬件结构,在FFT算法的软件实现上,针对传统混合基计算FFT算法的不足,结合了SSE指令集的特点对其进行了改善,使其适合SIMD(Single Instruction Multiple Data)结构,有效减少了FFT算法的运算时间。在硬件结构的实现上,结合FFT算法流程的特点,设计了并行运算单元和流水线相结合的FFT IP核的硬件结构,并根据结构的需求设计了五种不同类型的处理单元,对处理单元中的复数乘法器以及旋转因子的对称性进行了优化。本文设计的FFT IP核在Xilinx公司的Virtex-5系列XC5VLX50T FPGA上进行实现,对于1024点FFT IP核系统,最高工作频率可以达到319MHz,总的计算时间为3.329μs,满足高速实时的要求,为医用CT机锥束三维成像的计算机软硬件系统的实现提供了良好条件,并且在计算速度和资源消耗上都有一定的优势,具备很好的应用前景。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号