文摘
英文文摘
声明
第1章绪论
1.1课题研究的背景
1.2本文的研究内容及意义
1.3论文的组织结构
第2章CMOS电路低功耗技术研究
2.1 CMOS电路的功耗组成
2.2 CMOS电路降低功耗的方法和途径
2.3 CMOS低功耗设计技术
2.3.1工艺级低功耗技术
2.3.2版图级低功耗设计
2.3.3电路级低功耗技术
2.3.4门级低功耗技术
2.3.5 RTL结构级低功耗技术
2.3.6系统级低功耗技术
2.4本章小结
第3章CMOS电路静态功耗优化技术
3.1功耗估计技术
3.1.1基于模拟的方法
3.1.2非模拟的方法
3.1.3延迟模型的选择
3.1.4层次化分析方法
3.2静态功耗优化技术
3.2.1工艺控制法
3.2.2电源电压控制法
3.2.3阈值电压控制法
3.2.4输入向量控制法
3.3电路状态差异度
3.4最大漏电流估计
3.5本章小结
第4章基于改进遗传算法的静态功耗优化方法
4.1堆栈效应
4.2 IVC技术介绍
4.3应用IVC技术降低漏电功耗的算法介绍
4.3.1基于随机采样的算法
4.3.2遗传算法
4.3.3基于概率传递的标记算法
4.4.利用CSD作适应度函数的遗传算法求解MLV
4.4.1算法描述
4.4.2算法分析
4.5基于改进遗传算法的静态功耗优化方法
4.5.1算法基础
4.5.2基于改进遗传算法的CMOS电路静态优化
4.6实验结果与分析
4.7本章小结
结论
参考文献
攻读硕士期间发表的论文及科研情况
致谢