高速串行总线系统设计

摘要

现代信息处理系统的发展使得系统中需要处理的信息量越来越大，信息交换的速度越来越快，各种单元与信息处理部分的信息交互也变的越来越复杂。高速串行总线技术不仅可以显著提高系统中数据传输的速度，并且由于技术前沿、扩展性强、发展潜力大等优势使其在民用和军用等领域得到了广泛得研究和应用。 本论文在对串行总线通信理论和高速数字电路系统设计理论等相关内容进行分析和研究的基础上，根据项目的具体要求完成了系统的总体设计，提出了系统的各项技术指标，对系统的数据处理部分、时钟部分、电源部分和连接器等各部分的设计和对器件的选取进行了说明；在FPGA前仿真工作的基础上完成了原理图的设计；进行了全面的高速印制电路板设计的LineSim前仿真及BoardSim后仿真，进而完成了系统各个印制电路板的设计及实现。通过上述这些工作，完成了整个系统硬件平台的搭建。同时，本论文在系统硬件平台的基础上完成了系统逻辑结构的设计，对系统的逻辑接口和系统的逻辑分层进行了说明；设计了系统测试平台，并利用测试平台对整个系统进行了功能验证。通过对测试数据的分析，可以验证该系统实现了单通道1Gbps高速串行总线通信能力。最后，对该系统在性能上存在的不足进行了分析，为今后的工作奠定了基础。 测试结果说明本论文研究的高速串行总线通信方式是可行的，论文在该方向的研究取得了一定的突破和创新。本论文的设计思路、方法和各种经验总结对今后该方向的研究设计是很好的借鉴，对整个高速通信系统的研究和设计具有一定的参考价值。

目录

文摘

英文文摘

声明

第1章 绪论

1.1引言

1.2总线技术的发展

1.2.1总线概述

1.2.2串行总线和并行总线的比较

1.2.3总线发展趋势

1.3课题研究的项目背景和意义

1.4本课题完成的主要工作及论文内容安排

第2章高速串行总线系统设计理论基础

2.1串行总线通信基本理论

2.1.1串行通信方式

2.1.2串行通信中常用的传输介质

2.1.3串行通信的物理接口

2.1.4 PCI Express的优势

2.2高速数字系统设计理论

2.2.1基本概念

2.2.2传输线及反射

2.2.3串扰

2.2.4电磁干扰

2.2.5数字时序分析

2.3本章小结

第3章 系统硬件平台设计

3.1总体设计

3.2系统技术指标

3.3系统各部分设计及器件选择

3.3.1数据处理部分

3.3.2时钟部分

3.3.3电源部分

3.3.4连接器

3.4.1 FPGA设计仿真

3.4.2原理图设计结果

3.5系统PCB设计

3.5.1 PCB设计LineSim前仿真

3.5.2 PCB设计情况

3.5.3 PCB设计BoardSim后仿真

3.6本章小结

第4章系统逻辑结构设计及系统测试平台设计

4.1系统逻辑结构设计

4.1.1逻辑接口说明

4.1.2层次结构说明

4.2系统测试平台设计及测试结果

4.2.1测试平台设计

4.2.2测试结果及分析

4.3本章小结

结论

参考文献

攻读硕士学位期间发表的论文

致谢