TPC硬判决译码改进算法的研究及其FPGA实现

摘要

信道编码是光纤通信系统中非常重要的组成部分。Turbo乘积码（TPC），作为前向纠错编码的一种新型纠错编码类型，由于有着接近香农极限的纠错能力，是编码领域近几年来研究的热点之一。
　　 到目前为止，对TPc的研究大多是基于软输入软输出（SISO）进行的。但由于软判决译码存在译码复杂度大，译码延时大等缺点，无法满足高速光通信的需要。相对软判决译码而言，硬判决译码具有计算复杂度低、结构简单、实现容易、译码速度快等优点。
　　 本课题以扩展Hamming码作为TPC的分量码，针对TPC传统硬判决译码（CHDD）的纠错性能不理想的问题，提出了两种基于传统硬判决译码的改进算法。
　　 针对CHDD算法误比特率较高的问题，根据CHDD对某些错误可以检测但无法纠正这一特点，提出了一种新的硬判决译码算法。该算法在对CHDD算法进行多次迭代的基础上，通过串接检错、估算错误总数、构造错码候选码字集、选取最优码字等步骤来来实现。仿真结果表明，在误比特率为10-5时，与CHDD算法相比，该算法能够提高0.9dB的增益，但译码复杂度相对增大。
　　 针对CHDD算法在低信噪比下误帧率较高的问题，根据CHDD译码过程中先行后列译码和先列后行译码这两种不同译码次序的输出码字有可能不一样的特点，提出另一种新的硬判决译码算法。输入数据先由两种不同译码顺序的传统译码方式并行译码，然后应用选择器从这两个译码器的输出值中选出最优判决码字作为最终的输出结果。仿真结果表明，当信噪比在1dB～4dB时，与CHDD算法相比，该算法能够减少30％的误帧数，并且比AHA公司的TPC解码芯片AHA4501性能略好。
　　 最后，对TPC编译码电路实现了基于FPGA的整体设计。其中译码电路采用针埘降低误帧率的改进算法实现。该系统主要设计了交织模块、解交织模块、编码模块、译码模块、选择模块、串转并模块等。经仿真验证可知，在1MHz的时钟下，整个TPC的译码工作能够在440us时间内完成。

目录

文摘

英文文摘

第1章 绪论

1.1 课题的研究背景与意义

1.2 信道纠错编码的国内外研究现状

1.2.1 信道纠错编码的发展历程

1.2.2 TPC译码国内外研究现状

1.3 本文的主要内容及章节安排

第2章 TPC码的编码基础

2.1 乘积码的构造原理

2.2 乘积码子码的选择

2.2.1 Hamming码

2.2.2 BCH码

2.2.3 RS码(Reed-Solomon码)

2.3 本章小结

第3章 TPC的译码原理与算法研究

3.1 TPC软判决译码理论

3.1.1 软输出维特比算法(SOVA)

3.1.2 基于Chase算法的软判决译码算法

3.2 TPC硬判决译码理论

3.3 本章小结

第4章 TPC硬判决译码改进算法

4.1 降低误比特率的改进算法

4.2 降低误比特率改进算法的软件仿真及性能分析

4.3 降低误帧率的改进算法

4.4 降低误帧率改进算法的软件仿真及性能分析

4.5 本章小结

第5章 TPC编译码器的FPGA实现

5.1 FPGA简介

5.2 TPC编码器的实现

5.2.1 编码模块

5.2.2 交织器

5.3 TPC译码器的实现

5.3.1解交织器

5.3.2 单元译码模块

5.3.3 选择器设计

5.3.4 顶层模块的实现

5.4 本章小结

结 论

参考文献

攻读学位期间发表的学术论文

致谢