基于IRIG-B码解调技术的时间同步系统研究与设计

摘要

时间同步的精度很大程度上决定了在导航、定位以及授时过程的性能，在组合导航系统中，不同导航设备之间高速大容量的信息传递和融合处理对其在时间同步的精度非常严格，而标准时间频率是影响时间同步精度的一个重要因素。锁相环作为一种相位跟踪及锁定技术，是标准时间频率生成及保持的重要的环节，研究锁相环的频率跟踪校准技术，对时间同步具有十分重要的意义。本文的主要工作是设计基于锁相环的相位跟踪特性，使本地秒脉冲跟踪标准秒脉冲的频率和相位，来对本地时钟进行校准的同步系统，用来提高时间同步的精度。
　　首先，对目前时间统一系统常用的授时B型时间码的授时原理和解调方法进行了简单的介绍，确定了采用B码解调器解调出高稳定度秒脉冲的设计方案，完成了直流B码解调器的软件设计。
　　然后，基于锁相环的原理，建立了锁相环的数学建模，并简单分析了锁相环的噪声特性，确定了利用二阶锁相环对频率阶跃信号相位进行无差跟踪的方案。环路滤波器作为整个锁相环技术中最为关键的部分，依据维纳线性滤波理论完成了锁相环滤波器的设计，然后通过双线性变换法进行离散化，得到全数字滤波器的结构。锁相环中数控振荡器环节采用直接频率合成技术，实现本地秒脉冲跟踪标准秒脉冲。
　　最后，通过FPGA开发软件完成B码解调器和全数字锁相环设计和仿真，得到了理想的仿真结果。完成基于FPGA的时间同步系统的电路的设计，制作电路板，并对电路进行调试。将设计下载到FPGA中对设计进行验证，能够准确的完成B码解调，并通过锁相环实现了相位的跟踪，通过对调试结果进行了分析，证明了设计的正确性，而且得到了比较好的效果。

目录

声明

第1章 绪论

1.1选题背景以及研究意义

1.2 时间同步技术发展和现状

1.3 论文主要工作和结构安排

第2章 时间同步原理及总体方案设计

2.1 时间双向对比技术

2.2 IRIG-B码授时技术原理

2.3 锁相环技术

2.4 时间同步总体设计方案

2.5本章小结

第3章 基于FPGA的B(DC)码解调设计

3.1系统软件设计流程

3.2 B(DC)码解调器设计

3.3 本章总结

第4章 时钟校准模块设计

4.1 时钟校准系统设计流程

4.2 锁相环的最佳环路模型

4.3 全数字锁相环设计

4.4 时钟校准模块时序仿真

4.5 本章小结

第5章 系统的实现及结果分析

5.1 硬件电路介绍

5.2 系统调试

5.3 时间同步系统基于FPGA硬件实现

5.4 时间同步系统实验及结果分析

5.5 本章小结

结论

参考文献

攻读硕士学位期间发表的论文和取得的科研成果

致谢