IP设计仿真平台中PDMA和SDRAM控制器的设计和研究

摘要

该文的主要内容是基于PCI的IP仿真测试平台中的关键模块SDRAM控制器和PDMA控制器的研究和设计.为了提高SDRAM的工作效率,我们探讨和实现了MultiBank结构的SDRAM控制器,开发了专用的可编程字节访问存储器控制器(PDMA)并用其对IP设计仿真平台进行硬件测试和验证.该文中的PDMA和SDRAM控制器的设计采用高级硬件描述语言Verilog HDL进行RTL级的描述,通过使用基于PCI仿真环境的测试向量启动PDMA向SDRAM控制器发出访问请求的方式进行RTL级功能仿真.RTL级功能仿真通过后,我们使用Synopsys公司的DesignCompiler和Xilinx公司的ISE4. 1i等EDA软件对设计的Verilog HDL源代码进行综合和布局布线,将结果下载到Xilinx公司的XCV1600E上进行了FPGA级的硬件验证.FPGA测试板是一块插在PC机PCI总线插槽上的板卡,在基于PCI接口的软件的控制下由PC机的CPU通过PCI总线向该FPGA测试板发出测试向量并读回测试结果.仿真验证结果证明使用我们设计的PDMA不仅可以有效测试SDRAM控制器和IP设计仿真平台,还完善了SDRAM控制器项目的设计环境,也使IP设计仿真平台的升级变得更加容易,具有较高的实用价值.该文提出的基于PCI总线的IP设计仿真平台可以大大减少IP研发人员的研发时间,设计人员甚至不必了解PCI和SDRAM总线的具体协议细节,而且基于同一开发平台开发的多个IP也易于集成为一个SoC产品.

目录

文摘

英文文摘

第一章绪论

1.1 课题的意义

1.2 本文的主要研究内容

1.3本章小结

第二章IP设计仿真平台的探讨

2.1基于平台的IP设计方法

2.2总线协议

2.2.1片外总线协议

2.2.1片内总线协议

2.3本章小结

第三章平台的基础：PCI总线接口单元

3.1 PCI总线操作及SDRAM的配置寄存器的设置

3.1.1 PCI总线基本读写事务

3.1.2与SDRAM、PDMA控制器有关的PCI配置寄存器

3.2 PCI接口设计的一些思路

3.2.1如何设计符合总线规范的电路

3.2.2有参考意义的一些基本电路和乒乓Buffer设计

3.3本章小节

第四章SDRAM控制器设计的研究和讨论

4.1 SDRAM器件和JEDEC标准

4.1.1 SDRAM存储器

4.1.2 JEDEC的SDRAM总线协议

4.2存储器带宽和存储器的Bank组织的研究

4.3总线Arbitor的设计

4.4 SDRAM控制器的结构

4.5设计中采用的一些优化策略的研究

4.6 SDRAM、DDR-DRAM和QBM的讨论

4.7本章小结

第五章PDMA的设计

5.1 PCI-PDMA的同步模块设计与探讨

5.1.1亚稳态及其影响

5.1.2同步器设计

5.1.3同步模块RTL级代码分析及其仿真

5.2 PDMA的配置模块设计

5.3 PDMA控制器的设计

5.4本章小结

第六章设计的Ver i l og HDL描述和仿真

6.1 Verilog HDL语言的仿真和综合风格的研究

6.1.1行为级Verilog-HDL代码风格探讨

6.1.2可综合Verilog-HDL代码风格探讨

6.2仿真方案的制定

6.3仿真结果与分析

6.3.1主要功能模块的仿真结果

6.3.2设计的整体仿真结果

6.4本章小结

第七章设计的综合和FPGA验证

7.1制定逻辑综合的方法和策略

7.2设计的FPGA综合、布局布线及结果分析

7.3设计的FPGA平台验证

7.4 ASIC综合

7.5本章小节

结论

参考文献

攻读学位期间发表的论文

致谢