基于FPGA的低功耗电机控制芯片的设计与研究

摘要

本文采用坐标变换方法，建立了永磁同步电机(PMSM)在两相旋转d-q坐标系下的数学模型，并利用空间矢量脉宽调制(SVPWM)技术，给出了PMSM矢量控制方案。在此基础上，采用“自上而下”的设计方法，完成了基于可编程逻辑门陈列(FPGA)的PMSM控制芯片的片上规划：利用片内逻辑单元(LE)，以硬件方式实现电流环电路的设计；利用NIOSⅡ软核以软件方式实现速度环PI调节算法。介绍了FPGA低功耗设技术，然后在QuartusⅡ工具下以硬件描述语言VHDL与原理图相结合的输入方式，采用系统级、算法结构级和寄存器传输级的功耗优化技术，对芯片硬件设计进行功耗优化，并利用PowerPlay Power Analyzer工具完成功耗分析。提出了查表法与传统坐标旋转数字计算方法(CORDIC)相结合的改进型CORDIC算法，解决了传统CORDIC算法流水线级数多、功耗大的问题，将CORDIC IP核的功耗降低了28.5％；采用了基于调制函数的SVPWM实现方法，解决了典型实现方法算法复杂、不易数字实现的困难，将SVPWM IP核的功耗降低了55.53％；利用IP核门控时钟技术管理芯片硬件各子模块的时钟信号，减少了子电路信号的无效翻转，使芯片硬件的整体功耗降低了17.87％。在NIOSⅡ IDE开发工具下，编写了软件主程序、定时器服务子程序和速度环PI调节算法程序，完成了芯片软件设计，与硬件设计一起搭建了一个功能完整的片上可编程系统(SOPC)。最终，完成了一颗基于FPGA的硬件动态功耗仅为58.47mW的PMSM控制芯片。本文完成了基于此控制芯片的PMSM调速系统的实验，给出了实验波形，实验结果表明此芯片能够正确的实现控制功能。