高速焊线过程焊头冲击力与芯片损伤的影响机理研究

摘要

引线键合作为电子封装工艺流程中的关键工艺过程，需要适应电子封装技术自身的革新和上游IC芯片技术的快速发展。在高速焊线机的引线键合过程中，焊头冲击力是影响芯片键合质量的一个重要参数。为了能够更好的控制键合过程焊头冲击力，合理配置键合工艺参数，需要掌握焊头冲击应力对芯片中的影响及传播规律。为此，本文重点开展键合过程焊头冲击力对芯片的影响规律研究，通过理论计算与仿真模拟以及实验等方式，获得焊头冲击应力波在芯片中的传导机制与规律。论文的主要研究内容概括如下：
　　1.阐述冲击应力在芯片中传播的研究背景与意义，对国内外研究现状做深入调研，分析LED芯片键合失效、芯片碎裂与损伤等问题，明确焊头冲击力对芯片损伤及键合质量的重要影响。
　　2.从LED芯片本身的物理性质、力学性质以及芯片所处的力学环境角度等方面着手，分析芯片的抗冲击破碎强度、脆性强度以及内部的层理、节理等因素，得出芯片受冲击后的理论动力方程。
　　3.考虑引线键合中焊头冲击过程的复杂性，采用由整体到局部的建模方式，深入分析应力波在芯片中每一阶段的传播规律以及芯片内部的应力应变状态，明确芯片受冲击后的碎裂方式、冲击产生的应力波波形以及芯片损伤的临界条件；利用有限元软件Ansys/Ls-dyna进行仿真，对焊头冲击过程进行仿真分析，得出冲击应力波在芯片中的传播规律以及芯片损伤的临界条件。
　　4.开展芯片键合的实验研究，对不同冲击力条件下的键合芯片样本进行损伤观察。设计正交试验，对键合的芯片进行研磨抛光实验，制作实验样本，通过金相显微镜与扫描电镜对样本观察，发现芯片的损伤形式及临界冲击力范围，验证理论方程与仿真模拟方法的有效性。
　　论文通过对高速焊线机引线键合中焊头冲击力对芯片损伤及影响的研究，获得冲击力对芯片的损伤形式以及临界冲击力的范围，为高速焊线过程芯片键合质量的保证提供有效的技术支撑。

目录

第一章 绪论

1.1 研究背景

1.2 国内外现状分析

1.3 冲击过程数值模拟现状

1.4 本文的研究思路和主要内容

第二章 芯片的性质以及所处的力学环境

2.1 芯片的力学性质

2.2 芯片的力学模型

2.3 芯片所处的力学环境

2.4 本章小结

第三章 键合过程冲击应力的理论分析

3.1 焊头冲击过程分析

3.2 芯片受冲击后的碎裂方式

3.3 芯片中应力波传播规律的理论分析

3.4 本章小结

第四章 焊头冲击过程芯片内应力波传播的仿真模拟

4.1 Ansys/Ls-dyna简介

4.2 焊头冲击过程芯片中应力波传播的仿真模拟

4.3 仿真结果分析

4.4 本章小结

第五章 冲击力正交试验与样品制备结果分析

5.1 设备与材料

5.2 冲击力正交试验

5.3 试样制备与结果分析

5.4 本章小结

结论与展望

结论

展望

参考文献

攻读硕士学位期间取得的研究成果

声明

致谢