高性能数字信号处理器（16位定点DSP）设计与研制

摘要

本文介绍了一款高性能16位定点DSP核。在体系结构设计上，采用6级流水线，流水线的控制相对简单，流水线的吞吐率也较高。总线结构采用改进的哈佛结构，能够保证DSP有足够的数据吞吐率，为执行部件提供数据。采用与主流DSP兼容的指令级，以便于后续的开发应用。采用高速的乘累加单元，保证单时钟周期完成一次乘累加运算。采用并行技术，单时钟内完成一次运算和从存储器读取两个操作数。采用“零开销”循环技术，提高循环指令执行的效率。采用延迟转移，提高流水线的吞吐率。采用后变址寻址和位反寻址技术，提高访存指令的效率。在RTL设计上，尽量遵守RMM规则，以保证代码的可移植性。在功能验证上，采用分层次验证的策略，在模块级采用白盒法进行验证，在顶层采用白盒法与灰盒法相结合验证，采用随机测试矢量与特定测试矢量结合以提高测试覆盖率。在芯片实现上，采用国内一流芯片制造厂中芯国际0.18um的CMOS工艺，采用业界主流的设计流程，并采用全球最优秀的EDA厂商Synopsys的设计平台。

目录

文摘

英文文摘

原创性声明和关于学位论文使用授权的声明

第一章绪论

1.1课题研究的背景与意义

1.2国内外DSP的发展现状

1.3课题研究内容及论文内容安排

第二章DSP核的体系结构

2.1数据类型

2.2指令集的设计

2.3流水线的设计

2.4存储系统设计

2.5执行部件

2.6控制部件

本章小结

第三章高速低功耗执行部件的设计与实现

3.1数据寄存器堆的设计

3.2算术逻辑单元(ALU)

3.3乘累加单元

3.4桶形移位器

3.5条件判断单元

3.6执行部件速度优化

3.7执行部件功耗优化

本章小节

第四章DSP的功能验证

4.1功能验证的一般方法

4.2 DSP核的功能验证

4.3 MP3解码汇编程序功能验证

本章小节

第五章DSP芯片实现

5.1芯片实现流程

5.2可测性设计

5.3物理综合

5.4 DSP综合结果报告

本章小结

第六章结论

参考文献

致 谢