AES算法在FPGA上的优化与实现

摘要

计算机和网络的广泛应用给人们的工作、生活等都带来了很大的便利，但是随之也衍生出了很多相关问题，信息安全问题备受关注的问题之一。在一些特殊的应用中，如何来确保信息的保密性、完整性、可控性等是我们所关注的问题。而密码技术则是保证信息安全的关键手段。目前，主要的加密算法有DES、IDEA和AES加密算法。其中，AES是分组密码的最高标准算法，该算法是从众多的加密算法中筛选出来的。AES加密算法以速度快、安全性高、实用、灵活等优点而得到广泛的应用。但是，针对具体在FPGA中如何实现AES算法，使得该算法在FPGA中占用资源更少、功耗更低并且运行速度更快，仍是值得我们关注的问题。
　　 本论文主要研究了一种关于AES加密算法的改进、优化与实现方法，其方法是把AES算法中的密钥扩展部分采用FPGA之外的单片机来完成，使用FPGA芯片来实现加密和解密运算。其次，采用共享技术来使加解密模块共享同一密钥；并在加解密模块的设计与实现中，融入了一些基本的逻辑结构以节省资源。最后，在一些特别的变换中采用查找表的方式来提高运算速度。改进后的方法基本满足了实时性的需求，并且大大降低了功耗，节省了FPGA的资源。