22-Bit三阶Cascaded结构SigmA-Delta调制器研究和设计

摘要

模数转换器是混合信号电子系统的关键接口。Sigma-Delta调制器技术因其对工艺非理想因素不敏感，与VLSI技术兼容性好，低频高精度容易实现等特点，成为当今高精度模数转换器的首选结构，另外，它也成为片上系统(SOC)的重要组成部分。本论文研究并设计了一种用于称重传感器的22比特高精度Sigam-Delta调制器。
　　论文研究了Sigma-Delta调制器的基本原理，重点分析了过采样技术和噪声整形技术，并且对Sigma-Delta调制器的各种结构进行比较，在此基础上设计了一个有效精度在22比特以上的2-1阶cascade结构Sigma-Delta调制器。研究和设计过程首先利用MATLAB/SIMULINK中SDtoolbox工具箱进行行为级仿真，应用控制变量的方法，研究了运放的有限增益，摆幅，压摆率和带宽，开关非理想效应以及时钟抖动对整体Sigma-Delta调制器性能的影响，经过许多运算和反复调试最终给出运放等模拟电路的指标。在此基础上设计了调制器的基本模块电路，最后尽行了2-1阶cascade结构Sigma-Delta调制器全定制晶体管级的电路设计和仿真。
　　本文设计的Sigma-Delta调制器采用charter0.35umCMOS工艺，工作在3.3V的电源电压和40.96KHz时钟频率下，信号带宽为20Hz，在考虑非理想因素的前提下，采用Matlab/Simulink数学建模和仿真表明，在信号带宽为20Hz，过采样率为1024的情况下，该调制器的信噪比为182.3dB。采用Cadence对该调制器进行晶体管级设计并用Spectre仿真，电路信噪比为144.8dB，该结果高于22位要求的135dB。

目录

声明

摘要

第一章 绪论

1．1 选题背景及意义

1．2 论文工作主要内容及设计指标

第二章 过采样Sigma-Delta调制器的工作原理

2．1 Nyquist模数转换器

2．1．1 采样

2．1．2 量化

2．1．3 Nyquist模数转换器的局限性

2．2 过采样Sigma-Delta调制器原理

2．2．1 过采样

2．2．2 噪声整形

2．2．3 Sigma-Delta调制器原理的时域解释

2．2．4 Sigma-Delta调制器

2．2．5 Sigma-Delta ADC性能评价指标

2．3 Sigma-Delta调制器各种结构

2．3．1 二阶Sigma-Delta调制器

2．3．2 高阶单环Sigma-Delta调制器

2．3．3 Cascade Sigma-Delta调制器

2．3．4 单比特量化与多比特量化

第三章 三阶2-1级联结构调制器建模

3．1 积分器

3．1．1 SDtoolboox中的积分器

3．1．2 积分器中运算放大器的有限增益

3．1．3 积分器中运算放大器的摆幅

3．1．4 积分器中运算放大器的建立时间和转换速率

3．1．5 积分器的输入信号幅度与调制器的稳定性

3．1．6 积分器的采样频率

3．1．7 积分器的功耗限制

3．1．8 积分器的噪声限制

3．2 比较器

3．3 调制器建模

3．3．1 Sigma-Delta调制器Matlab/Simulink模型

3．3．2 Sigma-Delta调制器系数确定和系统仿真

3．4 Sigma-Delta调制器的非理想因素分析

3．4．1 2-1级联结构的级问元件失配分析

3．4．2 三阶2-1级联Cascade结构有限增益分析

3．4．3 电容的非线性对失真的影响

3．4．4 比较器的非理想特性

3．4．5 时钟抖动分析

第四章 三阶2-1级联结构调制器电路设计和实现

4．1 积分器的设计

4．1．1 采样开关设计

4．1．2 积分器设计

4．2 折叠式共源共栅运放设计

4．2．1 运放小信号分析

4．2．2 开关电容共模负反馈电路

4．2．3 偏置电路

4．2．4 运放仿真结果

4．3 比较器

4．4 1位DAC电路设计

4．5 两相不交叠时钟

4．6 调制器整体电路仿真

第五章 三阶2-1级联结构调制器版图设计

5．1 叉指晶体管

5．2 对称性

5．3 Kelvin互连

5．4 保护环

5．5 电容匹配

5．6 调制器整体版图

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

硕士期间发表的论文