摘要
ABSTRACT
1 绪论
1.1 频率合成技术发展概况
1.2 国内外技术发展水平
1.3 课题的主要工作
1.4 章节安排
2 频率合成技术基本理论
2.1 引言
2.2 锁相环路(PLL)
2.2.1 鉴相器(PD)
2.2.2 环路滤波器(LF)
2.2.3 压控振荡器(VCO)
2.2.4 环路的捕获与跟踪性能
2.2.5 环路滤波器对相位噪声和杂散的作用
2.3 直接数字频率合成
2.3.1 DDS 的工作原理
2.3.2 DDS 的性能特点
2.3.3 DDS 的频谱分析
2.3.4 DDS 的相位噪声分析
2.4 本章小结
3 频率合成混合设计方案
3.1 引言
3.2 混合设计方案
3.2.1 DDS 激励PLL 方式
3.2.2 DDS 内插PLL 方式
3.2.3 DDS 与PLL 输出相混频方式
3.2.4 DDS 倍频方式
3.2.5 DDS 阵列合成方式
3.2.6 FNPLL 频率合成方式
3.3 课题指标及综合方案
3.4 系统指标分析及可实现性论证
3.4.1 分辨率
3.4.2 相位噪声
3.4.3 杂散抑制
3.4.4 频率覆盖范围
3.4.5 换频时间
3.5 本章小结
4 实验研究
4.1 引言
4.2 器件的选择
4.2.1 DDS 芯片的选择
4.2.2 PLL 芯片的选择
4.2.3 VCO 的选择
4.2.4 其他重要器件的选择
4.3 硬件电路设计
4.3.1 时钟电路设计
4.3.2 DDS 电路设计
4.3.3 辅锁相环电路设计
4.3.4 主锁相环电路设计
4.3.5 电磁兼容设计
4.4 单元电路调试
4.4.1 时钟电路调试
4.4.2 DDS 电路调试
4.4.3 锁相环电路调试
4.5 系统联调及实际测试结果
4.6 本章小结
5 结论与展望
5.1 课题所取得指标的评估
5.2 课题总结
5.3 课题展望
致谢
参考文献
重庆大学;