基于TMS320DM642的多目标检测系统的硬件设计

摘要

随着强杂波下多目标检测在军事和民用方面的广泛的使用，目标的精确跟踪一直是人们研究的难点问题和关键技术。其主要原因在于：一是传感器量测的不确定性，二是目标数目的不确定性，三是航迹质量问题。所以在雷达、光电探测跟踪系统中，多目标检测与跟踪算法的复杂性和计算量大的客观要求上，信号处理系统要有足够高的处理速度，以降低系统的动态延迟，确保其大带宽和高跟踪精度。
　　 本文详细讨论了基于TMS320DM642的多目标检测硬件电路设计方案和测试结果。首先介绍了课题的背景、目的和意义；其次介绍了主要视频信号和目标检测算法，分析了实时运算所需的计算量和存储量，为设计信号处理板和主要芯片选型提供理论依据；然后，详细介绍了以DM642和XC2S300E为核心的系统硬件设计，其中包括了芯片的选型、外部存储器扩展、视频采集、电源系统、时钟系统、逻辑控制系统、视频显示和系统接口设计，同时详细介绍了Spartan-IIE FPGA的配置模式选择和配置流程。再后讨论了PCB版图的设计、布局和布线。最后详细分析了DSP各个硬件模块的通信协议和调试结果，系统实现了视频信号采集、多目标检测与跟踪处理，以及输出目标运动状态信息，达到任务要求，为光电成像多目标跟踪设计了一个高性能的硬件平台。

目录

文摘

英文文摘

声明

1绪论

1.1课题背景及意义

1.2国内外研究现状

1.3论文的结构安排

2设计需求分析

2.1主要任务

2.2输入输出接口

2.3输入信号动态范围

2.4软件对硬件处理能力的要求

2.4.1数据和程序存储量

2.4.2实时检测计算量

2.4.3数据关联和跟踪的运算量

2.5模拟视频信号

2.6数字视频信号

2.6.1数字视频的采样格式

2.6.2数字视频标准

2.7本章小结

3系统硬件设计

3.1系统总体结构

3.2视频采集单元

3.2.1 CCD摄像头

3.2.2视频解码芯片SAA7115HL

3.2.3视频解码电路

3.3 DSP处理系统

3.3.1 TMS320DM642GDK特点

3.3.2 TMS32DM642的结构概述

3.3.3 DSP视频接口电路

3.3.4 EMIF接口电路

3.3.5串口通信电路

3.3.6 JTAG接口电路

3.3.7时钟电路

3.3.8复位电路

3.3.9 I2C接口电路

3.3.10 DSP的配置

3.4 FPGA逻辑处理系统

3.4.1 XC2S300E-7PQ208C芯片特点

3.4.2 XC2S300E-7PQ208C概述

3.4.3逻辑控制电路

3.4.4 FPGA的配置

3.5视频编码单元

3.5.1 SAA7105H视频芯片介绍

3.5.2视频编码电路

3.6电源电路

3.6.1 DSP电源设计

3.6.2 FPGA电源设计

3.7储存单元

3.7.1数据存储单元SDRAM

3.7.2程序存储单元Flash

3.8本章小结

4 PCB电路设计

4.1信号完整性

4.2 PCB的布局

4.2.1板层设计

4.2.2器件布局

4.2.3电路板布线

4.3本章小结

5硬件系统测试

5.1 DSP测试

5.1.1 DSP最小系统测试

5.1.2串口通信测试

5.1.3 SDRAM和FLASH测试

5.1.4视频接口配置

5.2 FPGA测试

5.3 I2C总线及I2C初始化编解码芯片

5.3.1 I2C总线测试

5.3.2初始化视频编解码芯片

5.4本章小结

6多目标检测的实现

6.1基于目标状态的跟踪方法

6.2系统性能测试

6.3本章小结

7结 论

致 谢

参考文献

附 录