14位40MSPS带运放共享技术的低功耗Pipeline ADC研究与设计

摘要

在现代许多电子设备应用中,ADC已经成为了重要的组成模块。受通信技术、网络技术及电子技术的推动,对整个ADC性能指标的要求越来越高。在高速高精度ADC研究领域,Pipeline ADC是目前国际上实现高速、高精度ADC的主流结构,其最大优势是在速度、精度、功耗等方面有很好的均衡。对于一些便携设备,低功耗设计是首要的考虑因素。因此,本文围绕一种14位40MSPS Pipeline ADC,提出了低功耗的高速高精度ADC电路设计方案并作了实验测试。
　　本文首先简述了Pipeline ADC国内外的发展现状以及未来的发展趋势。接着详细介绍了ADC的性能参数,通过对不同结构的ADC进行比较,提出了高性能Pipeline ADC的设计要求并分析了PipelineADC的误差源。
　　本文采用0.18mm CMOS工艺,设计14位40MSPS流水线ADC。电路整体结构包含14位A/D转换器核心电路、基准源电路、PLL时钟倍频电路、并行转换电路、LVDS(低压差分信号)电路、SPI接口电路,电路复杂,性能参数高。其中14位A/D转换器核心电路采用流水线结构,包含采样/保持(S/H)电路、OTA电路、低位A/D转换器及D/A转换器电路、残差放大器电路、比较器电路、时钟延迟及数字校正电路。
　　电路仿真是电路设计到芯片实现的关键过程,电路的仿真直接决定电路能否能设计成功,特别是利用工艺提供的器件模型对关键单元电路、整体电路性能参数的仿真、数模混合电路的仿真,保证投片结果与仿真结果的一致性。通过在Cadence Spectre环境下进行仿真,本课题设计的Pipeline ADC在3.3V的电源电压下,模拟输入信号幅度范围为2Vpp,采样速率为40MSPS的情况下,SFDR不低于75dB,最大功耗仅为150mW,符合既定的设计要求。