手机基带芯片中2D图形加速器的研究与实现

摘要

图形处理技术是当今手机多媒体应用的热点之一，拥有极为广阔的市场前景。在手机平台中，图形处理主要是由手机基带芯片来完成。相对于通用计算机而言，手机基带芯片使用的微控制器主频较低，功能也较单一，很多能够在通用计算机上轻易完成的图形处理任务变得十分困难。为了提高图形处理的速度和质量，减轻微控制器的负担，需要在手机基带芯片中集成2D图形加速器，用它来完成一些基本而且常用的图形处理功能。微控制器不再去处理具体的图形任务，而只需要发出一定的图形处理命令来控制图形加速器完成相应功能。
　　 本文以图形加速算法为理论依据，在简单介绍图形控制系统和该系统所采用的AXI和AHB总线的基础上，给出了2D图形加速器的整体架构。由于图形加速器集成于手机基带芯片中，面积上的限制决定了只能把帧缓存放在片外，采用“图形加速引擎+AXI总线+片外帧缓存”的架构来实现整个设计。在这种架构下，访问帧缓存已经不能沿用片上缓存的读写的方式而必须按照AXI总线的时序进行。本文的核心内容就是根据AXI总线的数据传输特点，对原有的图形加速引擎的硬件实现方法做出改进和优化，提高图形处理的效率。
　　 由于图形加速器的设计中涉及到多个时钟域，本文的另一个重点内容是异步时钟域数据交互的处理。在数据跨异步时钟域时，可能会出现亚稳态和数据丢失等问题，本设计中采用双触发器法和异步FIFO作为缓存来保证数据的正确传输。
　　 本设计使用Verilog HDL进行RTL实现，使用Design Compiler工具完成逻辑综合。为了确保2D图形加速器能够实现要求的图形处理功能，使用VCS仿真工具对主要的功能点进行了验证。最后得到的图形加速器可以作为一个成熟的IP嵌入到手机基带芯片中，使得整个手机芯片的图形处理能力大大提高。