ElectroScience Lab, The Ohio State University, 1330 Kinnear Road, Columbus, USA 43212c;
机译:嵌入式域分解法分析集成电路的信号完整性
机译:一种高效,系统的全波时域耦合宏建模和电路仿真方法,用于高速互连的信号完整性分析
机译:域分解法的集成电路快速3-D热仿真
机译:集成电路中信号完整性严格导体模型的多源域分解方法
机译:深亚微米集成电路的互连建模,信号完整性和可靠性分析。
机译:设计适用于集成电路和衬底嵌入式网络的差分耦合线定向耦合器的严格方法
机译:一种耦合高效,系统的全波时域宏模型和电路仿真方法,用于高速互连的信号完整性分析
机译:半导体集成电路元件模型